小林和淑

J-GLOBALへ         更新日: 16/03/09 15:27
 
アバター
研究者氏名
小林和淑
 
コバヤシ カズトシ
eメール
kazutoshi.kobayashikit.ac.jp
URL
http://kaken.nii.ac.jp/ja/r/70252476
所属
京都工芸繊維大学
部署
工芸科学研究科
職名
教授
学位
博士(工学)(京都大学)
科研費研究者番号
70252476
Twitter ID
kemm68

研究分野

 
 

経歴

 
2009年
 - 
現在
京都工芸繊維大学 工芸科学研究科 教授
 

Misc

 
濱中 力, 山本 亮輔, 小林 和淑
電子情報通信学会総合大会講演論文集   2011    2011年2月
松本 高士, 牧野 紘明, 小林 和淑, 小野寺 秀俊
電子情報通信学会技術研究報告. ICD, 集積回路   110(344) 55-58   2010年12月
本論文において我々は400nsの測定遅延を持つNBTI回復センサー回路を提案した。本回路は多数のユニットセルを含む。1つのユニットセルは10個のDUT(PMOS)と2つのアシストNMOSから構成され、DUTのリーク電流を測定することでNBTIを評価する。多数のユニットセルを並列化することでリーク電流を増幅し、さらにアシスト回路によって測定装置内の電流計への突入電流を減少させ電流測定レンジを一定に保つことができる。その結果測定遅延400nsという高速な測定が可能となった。50℃から125℃、...
濱中 力, 小林 和淑
電子情報通信学会ソサイエティ大会講演論文集   2010    2010年8月
古田 潤, 濱中 力, 小林 和淑, 小野寺 秀俊
電子情報通信学会技術研究報告. SDM, シリコン材料・デバイス   110(182) 121-124   2010年8月
本稿では,ソフトエラー耐性を大幅に高めたBistable Cross-coupled Dual Modular Redundancy(BCDMR) Flip-Flopを提案する.これは,インテル/スタンフォード大により提案されたBISER FFを改良したもので,クロスカップル構造をとるために,面積,遅延,電力のオーバーヘッドなしに,ソフトエラー耐性を大幅に高めることができる.60,480bitのBCDMR-FFを集積したLSIを65nmプロセスにて試作した.α線源によるの試験では,160M...