小林和淑 (Kazutoshi Kobayashi) - マイポータル

基本情報

所属: 京都工芸繊維大学工芸科学研究科教授

学位: 博士(工学)(京都大学)

通称等の別名: 小林
研究者番号: 70252476
ORCID ID: https://orcid.org/0000-0002-7139-7274
J-GLOBAL ID: 201101002132444969
researchmap会員ID: B000219304

外部リンク: http://kaken.nii.ac.jp/ja/r/70252476

略歴
京都府立嵯峨野高校卒業(1987/03)
京都大学工学部電子工学科卒業(1991/03)
京都大学大学院工学研究科電子工学修了(1993/03)
京都大学大学院工学研究科電子工学科，情報学研究科通信情報システム専攻助手(1993/04-2001/03)
京都大学大学院情報学研究科通信情報システム専攻助教授/准教授(2001/04-2002/03, 2004/04-2009/03)
東京大学大規模集積システム設計教育研究センター助教授(2002/04-2004/03)
京都工芸繊維大学電子システム工学専攻教授(2009/04-)

主要な研究キーワード

もっとみる

研究分野

経歴

2009年 - 現在

京都工芸繊維大学, 大学院工芸科学研究科, 教授
2004年4月 - 2009年3月

京都大学, 大学院情報学研究科通信情報システム専攻, 准教授
2002年4月 - 2004年3月

東京大学, 大規模集積システム設計教育研究センター, 助教授
2001年4月 - 2002年3月

京都大学, 大学院情報学研究科通信情報システム専攻, 助教授
1998年4月 - 2001年3月

京都大学, 大学院情報学研究科通信情報システム専攻, 助手
1993年4月 - 1998年3月

京都大学, 大学院工学研究科電子工学専攻, 助手

学歴

1991年4月 - 1993年3月

京都大学, 大学院工学研究科, 電子工学専攻
1987年4月 - 1991年3月

京都大学, 工学部, 電子工学科

受賞

2021年9月

エレクトロニクスソサイエティ賞, 集積回路のソフトエラーの高耐化技術の先駆的研究, 電子情報通信学会

小林和淑

論文

324

The Contribution of Secondary Particles Following Carbon Ion Radiotherapy to Soft Errors in CIEDs

Yudai Kawakami, Makoto Sakai, Hiroaki Masuda, Masami Miyajima, Takao Kanzaki, Kazutoshi Kobayashi, Tatsuya Ohno, Hiroshi Sakurai

IEEE Open Journal of Engineering in Medicine and Biology 2024年
Nonvolatile Storage Cells Using FiCC for IoT Processors with Intermittent Operations

Yuki ABE, Kazutoshi KOBAYASHI, Jun SHIOMI, Hiroyuki OCHI

IEICE Transactions on Electronics E106.C(10) 546-555 2023年10月1日査読有り
Frequency Dependency of Soft Error Rates Based on Dynamic Soft Error Measurements

Haruto Sugisaki, Ryuichi Nakajima, Shotaro Sugitani, Jun Furuta, Kazutoshi Kobayashi

2023 International Conference on IC Design and Technology (ICICDT) 2023年9月25日査読有り
SEU Sensitivity of PMOS and NMOS Transistors in a 65 nm Bulk Process by α-Particle Irradiation

Keita Yoshida, Ryuichi Nakajima, Shotaro Sugitani, Takafumi Ito, Jun Furuta, Kazutoshi Kobayashi

2023 International Conference on IC Design and Technology (ICICDT) 2023年9月25日査読有り
Disturbance Aware Dynamic Power Reduction in Synchronous 2RW Dual-Port 8T SRAM by Self-Adjusting Wordline Pulse Timing

Yoshisato Yokoyama, Koji Nii, Yuichiro Ishii, Shinji Tanaka, Kazutoshi Kobayashi

IEEE Journal of Solid-State Circuits 58(7) 2098-2108 2023年7月1日査読有り
Ultra Long-term Measurement Results of BTI-induced Aging Degradation on 7-nm Ring Oscillators

Kazutoshi Kobayashi, Tomoharu Kishita, Hiroki Nakano, Jun Furuta, Mitsuhiko Igarashi, Shigetaka Kumashiro, Michitarou Yabuuchi, Hironori Sakamoto

IEEE International Reliability Physics Symposium Proceedings 2023-March 2023年査読有り
Radiation Hardened Flip-Flops with low Area, Delay and Power Overheads in a 65 nm bulk process

Shotaro Sugitani, Ryuichi Nakajima, Keita Yoshida, Jun Furuta, Kazutoshi Kobayashi

IEEE International Reliability Physics Symposium Proceedings 2023-March 2023年査読有り
Radiation Hardness Evaluations of a Stacked Flip Flop in a 22 nm FD-SOI Process by Heavy-Ion Irradiation

Shotaro Sugitani, Ryuichi Nakajima, Takafumi Ito, Jun Furuta, Kazutoshi Kobayashi, Mathieu Louvat, Francois Jacquet, Jean Christophe Eloy, Olivier Montfort, Lionel Jure …

Proceedings - 2023 IEEE 29th International Symposium on On-Line Testing and Robust System Design, IOLTS 2023 2023年査読有り
A 13-bit Radiation-Hardened SAR-ADC with Error Correction by Adaptive Topology Transformation

Yuya Aoki, Tatsuya Iwata, Takuji Miki, Kazutoshi Kobayashi, Takefumi Yoshikawa

IEEE International Reliability Physics Symposium Proceedings 2023-March 2023年査読有り
A Terrestrial SER Estimation Methodology based on Simulation coupled with One-Time Neutron Irradiation Testing

Shin-ichiro Abe, Masanori Hashimoto, Wang Liao, Takashi Kato, Hiroaki Asai, Kenichi Shimbo, Hideya Matsuyama, Tatsuhiko Sato, Kazutoshi Kobayashi, Yukinobu Watanabe

IEEE Transactions on Nuclear Science 1-1 2023年査読有り
A Three-Level GaN Driver for High False Turn-ON Tolerance With Minimal Reverse Conduction Loss

Takehiro Takahashi, Takumi Takehisa, Jun Furuta, Michihiro Shintani, Kazutoshi Kobayashi

IEEE Open Journal of Power Electronics 4 357-366 2023年
Nonvolatile Flip-Flops Using FiCC for IoT Processors with Intermittent Operations

Yuki Abe, Kazutoshi Kobayashi, Hiroyuki Ochi

2022 IEEE 65th International Midwest Symposium on Circuits and Systems (MWSCAS) 2022年8月7日
Zero-standby-power Nonvolatile Standard Cell Memory Using FiCC for IoT Processors with Intermittent Operations

Yuki Abe, Kazutoshi Kobayashi, Jun Shiomi, Hiroyuki Ochi

2022 IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS) 2022年4月20日最終著者責任著者
An Aging Degradation Suppression Scheme at Constant Performance by Controlling Supply Voltage and Body Bias in a 65 nm Fully-Depleted Silicon-On-Insulator Process

Ikuo Suda, Ryo Kishida, Kazutoshi Kobayashi

2022 IEEE International Reliability Physics Symposium (IRPS) 2022年3月
Radiation Hardened Flip-Flops Minimizing Area, Power, and Delay Overheads with 1/100 Lower α-SER in a 130 nm Bulk Process

Ryuichi Nakajima, Kazuya Ioki, Jun Furuta, Kazutoshi Kobayashi

Proceedings - 2022 IEEE 28th International Symposium on On-Line Testing and Robust System Design, IOLTS 2022 2022年
Evaluation of Soft Error Tolerance on Flip-Flops Restoring from a Single Node Upset by C-elements

Takafumi Ito, Ryuichi Nakajima, Jun Furuta, Kazutoshi Kobayashi

2022 IEEE International Meeting for Future of Electron Devices, Kansai, IMFEDK 2022 2022年
A Bit-Error Rate Measurement and Error Analysis of Wireline Data Transmission using Current Source Model for Single Event Effect under Irradiation Environment

Takefumi Yoshikawa, Masahiro Ishimaru, Tatsuya Iwata, Fuma Mori, Kazutoshi Kobayashi

Journal of Electronic Testing: Theory and Applications (JETTA) 2022年
間欠動作を行うIoT向けプロセッサに適したFiCCを用いた不揮発スタンダードセルメモリの実測評価

阿部佑貴, 小林和淑, 塩見準, 越智裕之

DAシンポジウム 3-8 2021年9月
130nmプロセスによるフリップフロップのソフトエラー耐性向上手法の提案

中島隆一, 井置一哉, 小谷萌香, 古田潤, 小林和淑

DAシンポジウム 148-153 2021年9月最終著者
FDSOIプロセスにおける遅延を増加させたガードゲート型フリップフロップのソフトエラー耐性の実測評価

記伊智也, 古田潤, 小林和淑

DAシンポジウム 155-159 2021年9月最終著者

もっとみる

MISC

219

Replication of Random Telegraph Noise by Using a Physical-Based Verilog-AMS Model

Takuya Komawaki, Michitarou Yabuuchi, Ryo Kishida, Jun Furuta, Takashi Matsumoto, Kazutoshi Kobayashi

IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences E-100A(12) 2758-2763 2017年12月査読有り最終著者
An accurate metric to control time step of transient device simulation by matrix exponential method

Shigetaka Kumashiro, Tatsuya Kamei, Akira Hiroki, Kazutoshi Kobayashi

International Conference on Simulation of Semiconductor Processes and Devices, SISPAD 2017-September 37-40 2017年10月25日査読有り最終著者
Analysis of Neutron-induced Soft Error Rates on 28nm FD-SOI and 22nm FinFET Latches by the PHITS-TCAD Simulation System

Jun Furuta, Shigehiro Umehara, Kazutoshi Kobayashi

IEEE International Conference on Simulation of Semiconductor Processes and Devices 2017- 185-188 2017年9月査読有り最終著者
MHz-Switching-Speed Current-Source Gate Driver for SiC Power MOSFETs

Sho Inamori, Jun Furuta, Kazutoshi Kobayashi

European Conference on Power Electronics and Applications 2017-January DS1a.2.1-2.7 2017年9月査読有り最終著者
Design of RCD Snubber Considering Wiring Inductance for MHz-Switching of SiC-MOSFET

Yuki Yamashita, Jun Furuta, Sho Inamori, Kazutoshi Kobayashi

IEEE Workshop on Control and Modeling for Power Electronics (O10-2) 2017年7月査読有り最終著者
Circuit-level Simulation Methodology for Random Telegraph Noise by Using Verilog-AMS

Takuya Komawaki, Michitarou Yabuuchi, Ryo Kishida, Jun Furuta, Takashi Matsumoto, Kazutoshi Kobayashi

International Conference on IC Design and Technology (I2) I2.01-04 2017年5月査読有り最終著者
Influence of Layout Structures to Soft Errors Caused by Higher-energy Particles on 28/65 nm FDSOI Flip-Flops

Masashi Hifumi, Haruki Maruoka, Shigehiro Umehara, Kodai Yamada, Jun Furuta, Kazutoshi Kobayashi

IEEE International Reliability Physics Symposium SE5.1-SE5.4 2017年4月査読有り最終著者
A 16 nm FinFET Radiation-hardened Flip-Flop, Bistable Cross-coupled Dual-Modular-Redundancy FF for Terrestrial and Outer-Space Highly-reliable Systems

Kazutoshi Kobayashi, Jun Furuta, Haruki Maruoka, Masashi Hifumi, Shigetaka Kumashiro, Takashi Kato, Shumpei Kohri

IEEE International Reliability Physics Symposium SE2.1-SE2.3 2017年4月査読有り筆頭著者
The Impact of RTN-Induced Temporal Performance Fluctuation Against Static Performance Variation

Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera

Electron Devices Technology and Manufacturing 31-32 2017年3月査読有り
Degradation Caused by Negative Bias Temperature Instability Depending on Body Bias on NMOS or PMOS in 65 nm Bulk and Thin-BOX FDSOI Processes

Ryo Kishida, Kazutoshi Kobayashi

Electron Devices Technology and Manufacturing 122-123 2017年3月査読有り最終著者
A Low Surge Voltage and Fast Speed Gate Driver for SiC MOSFET with Switched Capacitor Circuit

Mo Fei, Jun Furuta, Kazutoshi Kobayashi

Workshop on Wide Bandgap Power Devices and Applications 282-285 2016年11月査読有り最終著者
Correlations between Plasma Induced Damage and Negative Bias Temperature Instability in 65 nm Bulk and Thin-BOX FDSOI Processes

Ryo Kishida, Kazutoshi Kobayashi

SOI-3D-Subthreshold Microelectronics Technology Unified Conference 25-27 2016年10月査読有り最終著者
A Radiation-hard Layout Structure to Control Back-Gate Biases in a 65 nm Thin-BOX FDSOI Process

Junki Yamaguchi, Jun Furuta, Kazutoshi Kobayashi

SOI-3D-Subthreshold Microelectronics Technology Unified Conference 28-30 2016年10月査読有り最終著者
Smart design environment for digital chips: Construction and deployment of design environment in which students can tapeout their chip designs

Kazutoshi Kobayashi

Journal of the Institute of Electronics, Information and Communication Engineers 99(9) 891-894 2016年9月1日
Physical-Based RTN Modeling of Ring Oscillators in 40-nm SiON and 28-nm HKMG by Bimodal Defect-Centric Behaviors

Asusa Oshima, Takuya Komawaki, Kazutoshi Kobayashi, Ryo Kishida, Pieter Weckx, Ben Kaczer, Takashi Matsumoto, Hidetoshi Onodera

IEEE International Conference on Simulation of Semiconductor Processes and Devices 327-330 2016年9月査読有り
Size Optimization Technique for Logic Circuits that Considers BTI and Process Variations

Michitarou Yabuuchi, Kazutoshi Kobayashi

IPSJ Transactions on System LSI Design Methodology 9 72-78 2016年8月査読有り最終著者
Analysis of Soft Error Rates in 65- and 28-nm FD-SOI Processes Depending on BOX Region Thickness and Body Bias by Monte-Carlo Based Simulations

Kuiyuan Zhang, Shigehiro Umehara, Junki Yamaguchi, Jun Furuta, Kazutoshi Kobayashi

IEEE Trans. on Nuclear Science 63(4) 2002-2009 2016年8月査読有り最終著者
A Radiation-Hardened Non-Redundant Flip-Flop, Stacked Leveling Critical Charge Flip-Flop in a 65 nm Thin BOX FD-SOI Process

Jun Furuta, Junki Yamaguchi, Kazutoshi Kobayashi

IEEE Trans. on Nuclear Science 63(4) 2080-2086 2016年8月査読有り最終著者
SOTB technology, which enables perpetually reliable CPU for IoT applications

Koichiro Ishibashi, Nobuyuki Sugii, Kazutoshi Kobayashi, Tomoaki Koide, Hiroki Nagatomi, Shiro Kamohara

2015 4th Berkeley Symposium on Energy Efficient Electronic Systems, E3S 2015 - Proceedings 2015年11月24日
SiC MOSFETのスイッチング動作に与える寄生インダクタの影響の評価 (電子デバイス半導体電力変換合同研究会・パワーデバイス・パワーエレクトロニクスとその実装技術)

古田潤, 小林和淑

電気学会研究会資料. SPC = The papers of technical meeting on semiconductor power converter, IEE Japan 2015(146) 101-106 2015年10月29日

もっとみる

書籍等出版物

SystemVerilogによるFPGA/ディジタル回路設計入門

小林, 和淑, 寺澤, 真一, 吉河, 武文, 塩見, 準, 門本, 淳一郎

オーム社 2023年11月 (ISBN: 9784274231018)
ウェスト&ハリスCMOS VLSI回路設計

Weste, Neil H. E., Harris, David Money, 廣瀬, 哲也, 高橋, 篤司, 天野, 英晴, 山岡, 雅直, 高宮, 真, 宇佐美, 公良, 池田, 誠, 小林, 和淑, 戸川, 望, 小松, 聡, 平本, 俊郎, 佐藤, 高史, 石原, 亨, 黒川, 敦, 三堂, 哲寿

丸善出版 2014年1月 (ISBN: 9784621087213)
集積回路工学

吉本, 雅彦, 藤野, 毅, 松岡, 俊匡, 廣瀬, 哲也, 川口, 博, 小林, 和淑

オーム社 2013年9月 (ISBN: 9784274214271)
アナログ電子回路

永田, 真, 太田, 淳, 小林, 和淑, 廣瀬, 哲也, 松岡, 俊匡

オーム社 2013年3月 (ISBN: 9784274213441)
ディジタル集積回路の設計と試作

浅田, 邦博, 越智, 裕之, 池田, 誠, 小林, 和淑, 東京大学大規模集積システム設計教育研究センター

培風館 2000年6月 (ISBN: 4563035475)

所属学協会

共同研究・競争的資金等の研究課題

高信頼性を要求される常時起動デバイスの特性変動の実測評価と動作レベルのモデル化

日本学術振興会科学研究費助成事業基盤研究(C) 2018年4月 - 2023年3月

松本高士, 西澤真一, 小林和淑
少数主要時定数近似を利用したインテリジェント制御デバイスシミュレーション

日本学術振興会科学研究費助成事業基盤研究(C) 2017年4月 - 2021年3月

熊代成孝, 小林和淑
高効率かつ高信頼で長時間動作可能な「もの」のインターネット機器の実現

日本学術振興会科学研究費助成事業基盤研究(B) 2015年4月 - 2019年3月

小林和淑, 古田潤, 西澤真一, 吉河武文, 松本高士
低電圧安定動作を実現する集積回路ハードウェア設計技術

日本学術振興会科学研究費助成事業基盤研究(B) 2010年 - 2012年

小野寺秀俊, 土谷亮, 小林和淑
一時故障を低コストで補償する回路方式の検討

日本学術振興会科学研究費助成事業基盤研究(B) 2009年 - 2011年

小林和淑
ばらつきや欠陥を克服する集積回路ハードウェア設計技術

日本学術振興会科学研究費助成事業基盤研究(B) 2007年 - 2009年

小野寺秀俊, 小林和淑, 土谷亮
微細プロセスにおいても製造容易なコンフィギャラブルプロセッサ

日本学術振興会科学研究費助成事業若手研究(A) 2006年 - 2008年

小林和淑
集積回路における高速信号伝送技術の研究

日本学術振興会科学研究費助成事業基盤研究(B) 2002年 - 2004年

小野寺秀俊, 小林和淑, 橋本昌宜
ハードソフト同時設計によるシステムLSIの設計効率化・開発期間短期化

日本学術振興会科学研究費助成事業若手研究(B) 2002年 - 2003年

小林和淑
動き補償を利用した動画像の実時間背景・対象物分離アルゴリズムとハードウエアの開発

日本学術振興会科学研究費助成事業特定領域研究 2001年 - 2002年

小野寺秀俊, 橋本昌宜, 小林和淑
設計者のための統合型VLSIテスト環境の開発

日本学術振興会科学研究費助成事業奨励研究(A) 2000年 - 2001年

小林和淑
大規模集積回路の統計的特性解析・最適化手法の開発

日本学術振興会科学研究費助成事業基盤研究(B) 1999年 - 2001年

小野寺秀俊, 神原弘之, 橋本昌宜, 小林和淑
低ビットレート・マルチメディア伝送を行う機能素子LSIの開発

日本学術振興会科学研究費助成事業基盤研究(B) 1998年 - 2000年

小野寺秀俊, 田丸啓吉, 小林和淑, 小野寺秀俊
機能メモリ上でのベクトル量子化を用いた画像圧縮法の検討

日本学術振興会科学研究費助成事業奨励研究(A) 1998年 - 1999年

小林和淑
実時間動き補償用メモリ混載型低消費電力プロセッサの開発

日本学術振興会科学研究費助成事業基盤研究(C) 1998年 - 1999年

MOSHNYAGA Vasily, 田丸啓吉, 鶴田直之, 首藤公昭, 小林和淑, 小野寺秀俊
超微細構造集積回路の詳細設計最適化手法

日本学術振興会科学研究費助成事業基盤研究(C) 1997年 - 1998年

小野寺秀俊, 小林和淑, 田丸啓吉, VASILY Moshn
微細MOSFET統計的モデル化手法の開発

日本学術振興会科学研究費助成事業基盤研究(A) 1996年 - 1997年

小野寺秀俊, 松澤昭, 小林和淑, MOSHNYAGA Va, 田丸啓吉
機能メモリ型並列プロセッサを用いた計算機システムの開発

日本学術振興会科学研究費助成事業基盤研究(A) 1995年 - 1997年

田丸啓吉, 吉田豊彦, 小林和淑, MOSHNYAGA Va, 小野寺秀俊
機能メモリ上でのベクトル量子化を用いた画像圧縮手法の検討

日本学術振興会科学研究費助成事業奨励研究(A) 1996年 - 1996年

小林和淑
演算機能を持つメモリLSIを用いたプロセッサボードの制御方式の検討

日本学術振興会科学研究費助成事業奨励研究(A) 1995年 - 1995年

小林和淑

もっとみる

小林和淑

基本情報

主要な研究キーワード

研究分野

経歴

学歴

受賞

論文

MISC

書籍等出版物

所属学協会

共同研究・競争的資金等の研究課題

メニュー

共著者の一覧