久津輪敏郎 (Toshiro Kutsuwa) - マイポータル - researchmap

基本情報

所属: 旧所属大阪工業大学工学部電子情報通信工学科名誉教授

学位: 工学博士(大阪府立大学)

J-GLOBAL ID: 200901057508436599
researchmap会員ID: 1000106190

研究キーワード

2

研究分野

1

情報通信 / 情報学基礎論 /

学歴

4

委員歴

5

1999年 - 2003年

高度情報化技術研究会, 会長
1990年 - 1999年

CAD・CG研究会, 副会長
1997年

プリント回路学会, 査読委員
1989年

電子情報通信学会, 関西支部評議員、学生会顧問代表（2002）、本部評議員（2002）
1984年 - 1985年

IEEE, レフェリー

受賞

5

MISC

84

Efficient Optimization of Wire Length and Area in Block Packing

ECWC-9 Proceedings Posters Software Design 9-12 2002年
A Trial of Hardware Design by the Voice Communication by means of VHDL

ECWC-9 Proceedings Posters Software Design 5-8 2002年
Efficient Block Packing to Minimize Wire Length and Area

Proceedings of the ITC-CSCC 2002 (3) 1539-1542 2002年
A Design of Multiple-Valued Logic Circuits using Neuron MOS Transistor

Proceedings of the ITC-CSCC 2002 (2) 1292-1295 2002年
Pipelined Scheduling for Dynamically Reconfigurable FPGAs

Proceedings of the ITC-CSCC 2002 (2) 1276-1279 2002年
A Design Technology forReconfigurable MPU and software on FPGA

Proceedings of the ITC-CSCC 2002 (2) 936-939 2002年
Hardware Design System with the Voice Communication

Proceedings of the ITC-CSCC 2002 (1) 208-211 2002年
Efficient Optimization of Wire Length and Area in Block Packing

ECWC-9 Proceedings Posters Software Design 9-12 2002年
A Trial of Hardware Design by the Voice Communication by means of VHDL

ECWC-9 Proceedings Posters Software Design 5-8 2002年
Efficient Block Packing to Minimize Wire Length and Area

Proceedings of the ITC-CSCC 2002 (3) 1539-1542 2002年
A Design of Multiple-Valued Logic Circuits using Neuron MOS Transistor

Proceedings of the ITC-CSCC 2002 (2) 1292-1295 2002年
Pipelined Scheduling for Dynamically Reconfigurable FPGAs

Proceedings of the ITC-CSCC 2002 (2) 1276-1279 2002年
A Design Technology forReconfigurable MPU and software on FPGA

Proceedings of the ITC-CSCC 2002 (2) 936-939 2002年
Hardware Design System with the Voice Communication

Proceedings of the ITC-CSCC 2002 (1) 208-211 2002年
Parallel Processing of Datapath Allocation Considering Circuit Technology

Proceedings of the ITC-CSCC 2001 2, 831-834 2001年
A Design of Multiple-Valued Logic Circuits using Neuron Mos Transistor

Proceedings of the ITC-CSCC 2001 2, 981-984 2001年
LSIモジュール配置問題における自動配置手法

大阪工業大学紀要 A46, 1, 1-15 2001年
Parallel Processing of Datapath Allocation Considering Circuit Technology

Proceedings of the ITC-CSCC 2001 2, 831-834 2001年
A Design of Multiple-Valued Logic Circuits using Neuron Mos Transistor

Proceedings of the ITC-CSCC 2001 2, 981-984 2001年
An Automatic Placement Method for LSI Modules

A46, 1, 1-15 2001年

もっとみる

書籍等出版物

17

学生のためのITテキスト

共立出版 2001年
きみにもできる電子回路設計

大阪工業大学ブックセンター 1999年
生産工学入門

森北出版 1997年
だれでもできる電子回路設計

大阪工業大学ブックセンター 1997年
ディジタル回路設計

共立出版 1997年
Logical Circuit Design

1997年
CAD概論

共立出版 1995年
実践CAD/CAMシステム教本

日本工業新聞社 1994年
論理回路工学

共立出版(株) 1994年
Logic Circuit Engineering

1994年
例題演習,CAD/CAM/CAE/CIM

共立出版 1991年
Example and Excercise , CAD/CAM/CAE/CIM

1991年
基礎教育・コンピュータ設計・製図,第2巻-CADの実際-

共立出版 1987年
Basic Education ・ Computer Design ・ Drafting, Vol, 2 -Practice of CAD-

1987年
情報処理・数値計算

丸善大阪 1982年
Information Processing ・ Numerical Computation

1982年
IT Text for Students

Kyoritsu

所属学協会

6

Works(作品等)

3

共同研究・競争的資金等の研究課題

3

産業財産権

2