望月明 (Akira Mochizuki) - マイポータル

基本情報

学位: 博士（工学）(東北大学)

J-GLOBAL ID: 201301008166322571
researchmap会員ID: 7000004425

研究キーワード

研究分野

経歴

2012年11月 - 現在

Center for Spintronics Integrated Systems, Tohoku University, Assistant Professor
2012年11月 - 現在

東北大学省エネルギー・スピントロニクス集積化システムセンター, 助教
2010年4月 - 2012年10月

ルネサスエレクトロニクス（株）（NECエレクトロニクスと合併）
2010年4月 - 2012年10月

Dept. Development of platforms including CPU IPs, memories, buses and peripherals for MCUs(Micro-Controller Units), Renesas Electronics Corp., Engineer
2007年4月 - 2010年3月

（株）ルネサステクノロジ
2007年4月 - 2010年3月

Renesas Technology Corp, Engineer, Development of a new CPU for embedded systems
2002年10月 - 2007年3月

東北大学電気通信研究所助手
2002年10月 - 2007年3月

東北大学, 電気通信研究所
1995年4月 - 2002年9月

日本電気株式会社（NECエレクトロニクスに分社）
1995年4月 - 2002年9月

Dept. Development of RISC CPU IPs for ASIC, NEC, Engineer

学歴

2006年7月

博士（工学）（東北大学）取得
1993年4月 - 1995年3月

東北大学大学院, 情報科学研究科, 情報基礎科学専攻
1993年4月 - 1995年3月

東北大学
- 1993年3月

東北大学, 工学部, 情報工学科
- 1993年3月

東北大学

委員歴

2005年 - 2007年

多値論理研究会技術担当幹事（回路・設計担当）
2005年 - 2006年

電子通信情報学会「新デバイスアーキテクチャとシステムインテグレーション構築」英文論文誌Ｃ小特集号編集委員会・編集幹事
2004年 - 2005年

2nd IGNOIE (21st COE) 広報幹事
2003年 - 2005年

多値論理研究会庶務幹事
2003年 - 2004年

2004 ITC-CSCC 出版担当
IEEE, member
IEICE, member

受賞

論文

Design and evaluation of a 54 x 54-bit multiplier based on differential-pair circuitry

Akira Mochizuki, Hirokatsu Shirahama, Takahiro Hanyu

IEICE TRANSACTIONS ON ELECTRONICS E90C(4) 683-691 2007年4月査読有り
High-performance multiple-valued comparator based on active-load dual-rail differential logic for crosstalk-noise reduction

Akira Mochizuki, Masatomo Miura, Takahiro Hanyu

Proceedings of The International Symposium on Multiple-Valued Logic Vol.37(CD-ROM) 2007年査読有り
Design of a processing element based on quaternary differential logic for a multi-core SIMD processor

Hirokatsu Shirahama, Akira Mochizuki, Takahiro Hanyu, Masami Nakajima, Kazutami Arimoto

Proceedings of The International Symposium on Multiple-Valued Logic Vol. 37(CD-ROM) 2007年査読有り
Design of a low-power quaternary flip-flop based on dynamic differential logic

Akira Mochizuki, Hirokatsu Shirahama, Takahiro Hanyu

IEICE TRANSACTIONS ON ELECTRONICS E89C(11) 1591-1597 2006年11月査読有り
Highly reliable multiple-valued circuit based on dual-rail differential logic

Akira Mochizuki, Takahiro Hanyu

Proceedings of The International Symposium on Multiple-Valued Logic Vol.36(CD-ROM) 5 2006年査読有り
Design of a Microprocessor Datapath Using Four-Valued Differential-Pair Circuits

Akira Mochizuki, Takeshi Kitamura, Hirokatsu Shirahama, Takahiro Hanyu

IEEE Int. Symp. on Multiple-Valued Logic Vol.36(CD-ROM) 2006年査読有り
TMRロジックとその応用

羽生貴弘, 望月明, 渡邊康広

応用電子物性分科会誌 12(4) 154-159 2006年査読有り
TMR-based logic-in-memory circuit for low-power VLSI

A Mochizuki, H Kimura, M Ibuki, T Hanyu

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES E88A(6) 1408-1415 2005年6月査読有り
A 1.88ns 54x54-bit Multiplier in 0.18um CMOS Based on Multiple-Valued Differential-Pair Circuitry

Akira Mochizuki, Takahiro Hanyu

2005 Symp. on VLSI Circuits pp.264-267 2005年査読有り
Multiple-Valued Duplex Asynchronous Data Transfer Scheme for Interleaving in LDPC Decoders

Naoya Onizawa, Akira Mochizuki, Takahiro Hanyu, Vincent C. Gaudet

IEEE Int. Symp. on Multiple-Valued Logic Vol.35 pp.138-143 2005年査読有り
Design of a Low-Power Multiple-Valued Integrated Circuit Based on Dynamic Source-Coupled Logic

Akira Mochizuki, Takahiro Hanyu, Michitaka Kameyama

J. Multiple-Valued Logic and Soft Computing Vol.11(No.5-6) pp.481-498 2005年査読有り
Dynamically function-programmable bus architecture for high-throughput intra-chip data transfer

A Mochizuki, T Takeuchi, T Hanyu

IEICE TRANSACTIONS ON ELECTRONICS E87C(11) 1915-1922 2004年11月査読有り
Low-power motion-vector detection VLSI processor based on pass-gate logic with dynamic supply-voltage/clock-frequency scaling

A Mochizuki, D Nishinohara, T Hanyu

IEICE TRANSACTIONS ON ELECTRONICS E87C(11) 1876-1883 2004年11月査読有り
Low-Power Multiple-Valued Current-Mode Logic Using Substrate Bias Control

Akira Mochizuki, Takahiro Hanyu

IEICE Trans. on Electronics Vol.E87-C(No.4) pp.582-588 2004年査読有り
Intra-Chip Address-Presetting Data-Transfer Scheme Using Four-Valued Encoding

Akira Mochizuki, Takashi Takeuchi, Takahiro Hanyu

IEEE Int. Symp. on Multiple-Valued Logic Vo.34 pp.192-197 2004年査読有り
Low-Powor Pipelined VLSI System Using a Power-Supply-Controlled CMOS Pass-Gate Network and Its Application

Akira Mochizuki, Daisuke Nishinohara, Takahiro Hanyu

The 2004 International Conference on Circuits/Systems, Computers and Communications pp.6CIL-5-1-6CIL-5-4 2004年査読有り
Multiple-Valued Dynamic Source-Coupled Logic

Takahiro Hanyu, Akira Mochizuki, Michitaka Kameyama

IEEE Int. Symp. on Multiple-Valued Logic Vol.33 pp.207-211 2003年査読有り
Design and evaluation of a multiple-valued arithmetic integrated circuit based on differential logic

T Hanyu, A Mochizuki, M Kameyama

IEE PROCEEDINGS-CIRCUITS DEVICES AND SYSTEMS 143(6) 331-336 1996年12月査読有り
Multiple-Valued Arithmetic Integrated Circuits Based on 1.5V-Supply Dual-Rail Source-Coupled Logic.

Takahiro Hanyu, Akira Mochizuki, Michitaka Kameyama

IEEE Int. Symp. on Multiple-Valued Logic Vol.25 pp.64-69 1995年査読有り
A 1.5V-Supply 200MHz Pipelined Multiplier Using Multiple-Valued Current-Mode MOS Differntial Logic Circuits

Takahiro Hanyu, Akira Mochizuki, Michitaka Kameyama

IEEE Int. Solid-State Circuits Conf.(ISSCC) Vol.38 pp.314-315 1995年査読有り