鬼沢直哉 (Naoya Onizawa) - マイポータル

基本情報

所属: 東北大学電気通信研究所准教授 (ディスティングイッシュトリサーチャー)

学位: 博士（工学）(2009年3月東北大学)

J-GLOBAL ID: 201401089778586753
researchmap会員ID: 7000006886

研究キーワード

研究分野

経歴

2021年1月 - 現在

文部科学省「世界で活躍できる研究者戦略育成事業・学際融合グローバル研究者育成東北イニシアティブ」, 育成対象者
2020年11月 - 現在

東北大学, 電気通信研究所, 准教授
2020年5月 - 現在

東北大学 (ディスティングイッシュトリサーチャー)
2018年10月 - 2022年3月

JST, さきがけ研究員（兼任）
2018年12月 - 2020年10月

東北大学, 電気通信研究所, 助教
2013年12月 - 2018年11月

東北大学, 学際科学フロンティア研究所, 助教
2015年6月

University of Southern Brittany, Guest associate professor
2013年10月 - 2013年11月

東北大学, 電気通信研究所, 産学官連携研究員
2012年4月 - 2013年9月

McGill University, Department of Electrical and Computer Engineering, Postdoc fellow
2011年10月 - 2012年3月

University of Waterloo, Department of Electrical and Computer Engineering, Postdoc fellow
2011年4月 - 2011年9月

McGill University, Department of Electrical and Computer Engineering, Postdoc fellow

委員歴

2020年6月 - 現在

電子情報通信学会, 英文論文誌A編集委員
2020年6月 - 現在

電子情報通信学会, 和文論文誌A編集委員
2022年1月 - 2022年12月

IEEE Transactions on Nanotechnology, Guest Editor for special issue of Nanoarch 2021
2021年4月 - 2021年10月

16th ACM/IEEE International Symposium on Nanoscale Architectures, Program Co-Chair
2020年10月 - 2021年5月

2021 IEEE International Symposium on Multiple-Valued Logic, Program Co-Chair
2018年9月 - 2021年5月

IEEE International Symposium on Asynchronous Circuits and Systems, Technical Program Committee
2016年9月 - 2021年5月

IEEE International Symposium on Multiple-Valued Logic, Technical Program Committee
2017年1月 - 2019年12月

Technical Committee on Multiple-Valued Logic of IEEE Computer Society, Members-at-Large
2017年9月 - 2019年5月

2019 IEEE International Symposium on Asynchronous Circuits and Systems, Publication chair
2014年9月 - 2016年5月

2016 IEEE International Symposium on Multiple Valued Logic, Secretary

受賞

2022年12月

第16回青葉工学振興会賞, 確率的コンピューティングに基づく脳型情報処理, 一般財団法人青葉工学振興会

鬼沢直哉
2020年4月

令和2年度科学技術分野の文部科学大臣表彰・若手科学者賞, 確率的コンピューティングに基づく脳型情報処理システム研究, 文部科学省

鬼沢直哉
2018年3月

平成29年度電気・情報系若手優秀研究賞, 東北大学電気・情報系研究教授会

鬼沢直哉
2016年5月

Kenneth C. Smith Early Career Award for Microelectronics Research in 46th IEEE International Symposium on Multiple-Valued Logic (ISMVL), IEEE Technical Committee on Multiple-Valued Logic

Naoya Onizawa
2014年12月

一般財団法人青葉工学振興会第20回青葉工学研究奨励賞, 非同期式信号処理に基づく高速・低電力VLSIの実現に関する研究, 一般財団法人青葉工学振興会

鬼沢直哉
2014年8月

3rd place at Falling Walls Lab Sendai 2014, Paradigm Shift in Computing, Falling Walls Lab

Naoya Onizawa
2014年5月

Best Paper Finalist (2014 IEEE International Symposium on Asynchronous Circuits and Systems), IEEE

N. Onizawa, S. Matsunaga, T. Hanyu
2010年7月

Best Paper Award (2010 IEEE Computer Society Annual Symposium on VLSII), IEEE

N. Onizawa, T. Funazaki, A. Matsumoto, T. Hanyu
2004年12月

学生優秀論文賞受賞(平成１６年度電子情報通信学会東北支部), 電子情報通信学会

論文

135

Enhanced convergence in p-bit based simulated annealing with partial deactivation for large-scale combinatorial optimization problems

Naoya Onizawa, Takahiro Hanyu

Scientific Reports 14(1) 1339 2024年1月16日査読有り筆頭著者責任著者
Stochastic Implementation of Simulated Quantum Annealing on PYNQ

Taiga Kubuta, Duckgyu Shin, Naoya Onizawa, Takahiro Hanyu

2023 International Conference on Field Programmable Technology (ICFPT) 2023年12月12日
Improving Stochastic Quantum-Like Annealing Based on Rerandomization

Ryoma Sasaki, Duckgyu Shin, Naoya Onizawa, Takahiro Hanyu

2023 30th IEEE International Conference on Electronics, Circuits and Systems (ICECS) 2023年12月4日査読有り
Fast-Converging Simulated Annealing for Ising Models Based on Integral Stochastic Computing

Naoya Onizawa, Kota Katsuki, Duckgyu Shin, Warren J. Gross, Takahiro Hanyu

IEEE Transactions on Neural Networks and Learning Systems 34(12) 10999-11005 2023年12月筆頭著者責任著者
Local Energy Distribution Based Hyperparameter Determination for Stochastic Simulated Annealing

Naoya Onizawa, Kyo Kuroki, Duckgyu Shin, Takahiro Hanyu

IEEE Open Journal of Signal Processing 4 452-461 2023年11月査読有り筆頭著者責任著者
Self-Adaptive Gate Control for Efficient Escape From Local Minimum Energy on Invertible Logic

Naoya Onizawa, Koji Yano, Seiichi Shin, Hiroyuki Fujita, Takahiro Hanyu

IEEE Access 11 44923-44931 2023年5月査読有り筆頭著者責任著者
Memory-Efficient FPGA Implementation of Stochastic Simulated Annealing

Duckgyu Shin, Naoya Onizawa, Warren J. Gross, Takahiro Hanyu

IEEE Journal on Emerging and Selected Topics in Circuits and Systems 13(1) 108-118 2023年3月査読有り
Fast Solving Complete 2000-Node Optimization Using Stochastic-Computing Simulated Annealing

Kota Katsuki, Duckgyu Shin, Naoya Onizawa, Takahiro Hanyu

2022 29th IEEE International Conference on Electronics, Circuits and Systems (ICECS) 2022年10月24日査読有り
Implementation of CMOS Invertible Logic on Zynq-SoC Platform: A Case Study of Training BNN

D. Shin, N. Onizawa, T. Hanyu

Journal of Applied Logics 9(3) 585-606 2022年6月査読有り
CMOS Invertible Logic: Bidirectional operation based on the probabilistic device model and stochastic computing

Naoya Onizawa, Takahiro Hanyu

IEEE Nanotechnology Magazine 16(1) 33-46 2022年2月査読有り招待有り筆頭著者責任著者
Scalable Hardware Architecture for Invertible Logic with Sparse Hamiltonian Matrices

Naoya Onizawa, Akira Tamakoshi, Takahiro Hanyu

2021 IEEE Workshop on Signal Processing Systems (SiPS) 2021年10月査読有り筆頭著者責任著者
Design Automation of Invertible Logic Circuit From a Standard HDL Description

M. Kato, N. Onizawa, T. Hanyu

Journal of Applied Logics 8(5) 1311-1333 2021年6月査読有り
High Convergence Rates of CMOS Invertible Logic Circuits Based on Many-Body Hamiltonians

Naoya Onizawa, Takahiro Hanyu

2021 IEEE International Symposium on Circuits and Systems (ISCAS) 2021年5月査読有り筆頭著者責任著者
A Design Framework for Invertible Logic

Naoya Onizawa, Kaito Nishino, Sean C. Smithson, Brett H. Meyer, Warren J. Gross, Hitoshi Yamagata, Hiroyuki Fujita, Takahiro Hanyu

IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 40(4) 655-665 2021年4月査読有り筆頭著者責任著者
Hardware Acceleration of Large-Scale CMOS Invertible Logic Based on Sparse Hamiltonian Matrices

Naoya Onizawa, Akira Tamakoshi, Takahiro Hanyu

IEEE Open Journal of Circuits and Systems 2 782-791 2021年査読有り筆頭著者責任著者
Sparse Random Signals for Fast Convergence on Invertible Logic

Naoya Onizawa, Makoto Kato, Hitoshi Yamagata, Koji Yano, Seiichi Shin, Hiroyuki Fujita, Takahiro Hanyu

IEEE Access 9 62890-62898 2021年査読有り筆頭著者責任著者
Multi-Context TCAM-Based Selective Computing: Design Space Exploration for a Low-Power NN

Ren Arakawa, Naoya Onizawa, Jean-Philippe Diguet, Takahiro Hanyu

IEEE Transactions on Circuits and Systems I: Regular Papers 68(1) 67-76 2021年1月査読有り
Memristive Computational Memory Using Memristor Overwrite Logic (MOL)

Khaled Alhaj Ali, Mostafa Rizk, Amer Baghdadi, Jean-Philippe Diguet, Jalal Jomaah, Naoya Onizawa, Takahiro Hanyu

IEEE Transactions on Very Large Scale Integration (VLSI) Systems 28(11) 2370-2382 2020年11月査読有り
Training Hardware for Binarized Convolutional Neural Network Based on CMOS Invertible Logic

Duckgyu Shin, Naoya Onizawa, Warren J. Gross, Takahiro Hanyu

IEEE Access 8 188004-188014 2020年10月査読有り
High-Throughput/Low-Energy MTJ-Based True Random Number Generator Using a Multi-Voltage/Current Converter

Naoya Onizawa, Shogo Mukaida, Akira Tamakoshi, Hitoshi Yamagata, Hiroyuki Fujita, Takahiro Hanyu

IEEE Transactions on Very Large Scale Integration (VLSI) Systems 28(10) 2171-2181 2020年10月査読有り筆頭著者責任著者

もっとみる

MISC

CMOSインバーティブルロジック［Ⅲ・完］――ハードウェア実現と応用例――

鬼沢直哉

電子情報通信学会学会誌 106(1) 58-65 2023年1月招待有り筆頭著者
CMOSインバーティブルロジック［Ⅱ］――設計手法とツール――

鬼沢直哉

電子情報通信学会学会誌 105(12) 1458-1465 2022年12月招待有り筆頭著者
CMOSインバーティブルロジック［I］――確率的双方向計算手法の基礎――

鬼沢直哉

電子情報通信学会学会誌 105(10) 1241-1247 2022年10月招待有り筆頭著者
ストカスティック演算に基づく省エネルギー脳型LSI設計技術

鬼沢直哉, 松宮一道, 羽生貴弘

IEICE Fundamental Review 11(1) 28-39 2017年7月招待有り
ストカスティック演算に基づく省エネルギー脳型LSI実現の展望

鬼沢直哉, 松宮一道, 羽生貴弘

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 202-207 2017年5月11日
ストカスティック演算に基づくFIRフィルタの振幅特性測定

鎌田裕成, 越田俊介, 鬼沢直哉, 阿部正英, 羽生貴弘, 川又政征

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 38-40 2017年5月11日
ストカスティック演算に基づくディジタルフィルタにおける周波数振幅特性の測定法に関する一検討 (制御研究会制御と信号処理の境界・融合領域,および制御・信号処理一般)

鎌田裕成, 越田俊介, 鬼沢直哉, 阿部正英, 羽生貴弘, 川又政征

電気学会研究会資料. CT 2017(19) 1-6 2017年3月13日
視覚的注意計算モデルのハードウェア実装に向けた基礎的考察

西野海斗, 鬼沢直哉, 松宮一道, 塩入論, 羽生貴弘

電気関係学会東北支部連合大会講演論文集(CD-ROM) 2017 2017年
ストカスティック演算に基づくガンマトーンフィルタのハードウェア実現 (信号処理)

鬼沢直哉, 越田俊介, 坂本修一, 阿部正英, 川又政征, 羽生貴弘

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(95) 29-34 2016年6月16日
ストカスティック論理に基づくガボールフィルタの構成とその高並列特徴抽出ハードウェアへの展開に関する研究 (ニューロコンピューティング)

片桐大作, 鬼沢直哉, 松宮一道

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(318) 35-40 2015年11月20日
C-12-27 確率変動緩和機構に基づくMTJベース真性乱数生成器の構成(基盤技術,C-12.集積回路,一般セッション)

大澤悟史, 小西貴之, 鬼沢直哉, 羽生貴弘

電子情報通信学会総合大会講演論文集 2015(2) 88-88 2015年2月24日
不揮発ロジックインメモリアーキテクチャとその低電力VLSIシステムへの応用

羽生貴弘, 羽生貴弘, 羽生貴弘, 鈴木大輔, 鈴木大輔, 望月明, 望月明, 夏井雅典, 夏井雅典, 夏井雅典 …

電子情報通信学会技術研究報告 115(6(ICD2015 1-15)) 2015年
ストカスティック演算に基づく高信頼論理集積回路の構成に関する一検討 (ディペンダブルコンピューティング)

片桐大作, 鬼沢直哉, 羽生貴弘

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(22) 27-31 2014年4月25日
Sparse clustered networksに基づく低電力IP lookup処理用LSI実現に関する研究 (回路とシステム)

鬼沢直哉, Gross Warren, 羽生貴弘

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 113(463) 193-198 2014年3月6日
制御回路共有化に基づく非同期細粒度パワーゲーティング手法とその応用 (VLSI設計技術)

河野宇朗, 鬼沢直哉, 松本敦, 羽生貴弘

電子情報通信学会技術研究報告 : 信学技報 111(324) 215-220 2011年11月28日
制御回路共有化に基づく非同期細粒度パワーゲーティング手法とその応用 (ディペンダブルコンピューティング)

河野宇朗, 鬼沢直哉, 松本敦, 羽生貴弘

電子情報通信学会技術研究報告 : 信学技報 111(325) 215-220 2011年11月28日
故障検出機能を有する2色符号とその非同期双方向リンクへの応用 (ディペンダブルコンピューティング)

松本敦, 鬼沢直哉, 羽生貴弘

電子情報通信学会技術研究報告 : 信学技報 111(325) 37-42 2011年11月28日
制御回路共有化に基づく非同期細粒度パワーゲーティング手法とその応用

河野宇朗, 鬼沢直哉, 松本敦, 羽生貴弘

研究報告システムLSI設計技術（SLDM） 2011(38) 1-6 2011年11月21日
C-12-10 非同期式チップ間リンク速度の定量的評価手法(センサ・有線通信,C-12.集積回路,一般セッション)

鬼沢直哉, 羽生貴弘

電子情報通信学会ソサイエティ大会講演論文集 2010(2) 71-71 2010年8月31日
C-007 多値1色符号に基づく非同期通信方式とそのネットワークオンチップへの応用(C分野:ハードウェア・アーキテクチャ,一般論文)

松本敦, 鬼沢直哉, 羽生貴弘

情報科学技術フォーラム講演論文集 9(1) 385-386 2010年8月20日

もっとみる

書籍等出版物

Design and Applications of Emerging Computer Systems

Duckgyu Shin, Naoya Onizawa, Warren J. Gross, Takahiro Hanyu (担当:分担執筆, 範囲:Chapter of Stochastic Computing: Applications of Ising Models Based on Stochastic Computing)

Springer 2024年1月 (ISBN: 9783031424779)
Stochastic Computing: Techniques and Applications,

N. Onizawa, W. J. Gross, T. Hanyu (担当:分担執筆, 範囲:Chapter 9 (Brain-Inspired Computing))

Springer 2019年2月 (ISBN: 9783030037291)
百花繚覧 vol. 1

鬼沢直哉 (担当:分担執筆, 範囲:第５章(人間的（脳型）コンピューティングによる安全で快適な暮らしの実現に向けて))

東北大学出版 2019年1月 (ISBN: 9784861633133)
VLSI 2010 Annual Symposium

N. Onizawa, T. Funazaki, A. Matsumoto, T. Hanyu (担当:分担執筆, 範囲:Chapter 2)

Springer 2012年 (ISBN: 9789400714885)

講演・口頭発表等

Brainware Information Processing Based on Stochastic Computing

Naoya Onizawa

Conference, IMT Atlantique 2022年11月招待有り
Fast-Conversing Simulated Annealing of Ising Models Based on Integral Stochastic Computing

Naoya Onizawa

Edge Intelligence Workshop 2022 2022年9月20日招待有り
最適化問題が実現する幸せな未来社会：量子と古典コンピューターの共創「古典コンピューターによる最適化問題」

鬼沢直哉

第14回実践データ駆動科学オンラインセミナー 2022年9月2日招待有り
大規模 SC-SA 法の高速求解向け FPGA 実装と評価

口分田大芽, シントッキュ, 鬼沢直哉, 羽生貴弘

2022 年度電気関係学会東北支部連合大会 2022年9月
Stochastic演算に基づくQMCによるアニーリング処理の高速化

佐々木遼真, 鬼沢直哉, 羽生貴弘

2022年度電気関係学会東北支部連合講演論文集 2022年8月
Integral Stochastic演算に基づくSimulated Annealing法の高速化

勝木康太, シントッキュ, 鬼沢直哉, 羽生貴弘

2021年度電気関係学会東北支部連合大会講演論文集 2021年8月26日
In-Hardware Training Chip Based on CMOS Invertible Logic

N. Onizawa

The 7th International Symposium on Brainware LSI 2021年3月31日
CMOSインバーティブルロジックとその学習ハードウェアへの応用展開

鬼沢直哉

第42回IBISML研究会 2021年3月2日招待有り
大規模CMOSインバーティブルロジック回路実現向け設計自動化ツールの構築

加藤諒, 鬼沢直哉, 羽生貴弘

信学会第2種研究会「多値論理とその応用」 2021年1月9日
大規模インバーティブルロジック回路実現へ向けた設計自動化手法

加藤諒, 鬼沢直哉, 羽生貴弘

2020年度電気関係学会東北支部連合大会 2020年8月27日
Stochastic Computing for Brainware LSI

N. Onizawa

2019 International Workshop on Emerging Technologies for Brainwrae LSI and Its Applications 2019年12月13日招待有り
CMOSインバーティブルロジックを用いた確率的学習アルゴリズム

シントッキュ, 鬼沢直哉, 羽生貴弘

第34回信号処理シンポジウム 2019年11月
MTJベース高性能真性乱数生成器の構成

玉越晃, 鬼沢直哉, 羽生貴弘

多値論理研究ノート 2019年9月
CMOSインバーティブルロジックに基づく高速学習ハードウェアの実装

シントッキュ, 鬼沢直哉, 羽生貴弘

2019年度電気関係学会東北支部連合大会 2019年8月
Approximate Computing応用高性能マルチコンテキスト(MC-)TCAMの構成

荒川玲, 鬼沢直哉, 羽生貴弘

2019年度電気関係学会東北支部連合大会 2019年8月
Stochastic Computing for Brainwrae LSI

N. Onizawa, W. J. Gross, T. Hanyu

26th IEEE International Symposium on Asynchronous Circuits and Systems, Special Session 2019年5月12日招待有り
Stochastic Computing for Brainware LSI

N. Onizawa, S. Koshita, S. Sakamoto, M. Kawamata, T. Hanyu, W. J. Gross, T. Hanyu

The 2019 RIKEN International Workshop on Neuromorphic Computing 2019年3月11日招待有り
Efficient CMOS Invertible Logic Using Stochastic Computing

N. Onizawa, S. C. Smithson, B. H. Meyer, W. J. Gross, T. Hanyu

The 6th International Symposium on Brainware LSI 2019年3月2日
確率的演算に基づく省エネルギー脳型LSI実現の展望

鬼沢直哉

2018年電子情報通信学会ソサイエティ大会 2018年9月14日招待有り
ストカスティック演算に基づくインバーティブルロジック回路の構成

西野海斗, 鬼沢直哉, 羽生貴弘

2018年電子情報通信学会ソサイエティ大会 2018年9月12日

もっとみる

所属学協会

共同研究・競争的資金等の研究課題

確率的デバイスモデルに基づく量子モンテカルロ計算ハードウェアプラットフォーム構築

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2021年4月 - 2025年3月

鬼沢直哉, 羽生貴弘
エッジ型学習用ハードウェア実現に向けたインバーティブルロジックの創成

JST 戦略的創造研究推進制度（個人研究型）さきがけ 2018年10月 - 2022年3月

鬼沢直哉
脳型コンピューティング向けダーク・シリコンロジックLSIの基盤技術開発

日本学術振興会科学研究費助成事業基盤研究(S) 基盤研究(S) 2016年5月 - 2021年3月

羽生貴弘, 夏井雅典, 米田友洋, 今井雅, 池田正二, 鬼沢直哉, 村口正和
超並列ストカスティック演算に基づく大規模な人間的視覚処理ハードウェア実現への挑戦

日本学術振興会科学研究費助成事業挑戦的萌芽研究挑戦的萌芽研究 2016年4月 - 2019年3月

鬼沢直哉
確率的演算に基づく超低消費電力ＩＰパケット処理ＬＳＩ実現に関する研究

日本学術振興会科学研究費助成事業若手研究(A) 若手研究(A) 2014年4月 - 2018年3月

鬼沢直哉
脳型コンピューティング向けダーク・シリコンロジックLSIの基盤技術開発

日本学術振興会科学研究費助成事業基盤研究(A) 2016年4月 - 2017年3月

羽生貴弘, 米田友洋, 今井雅, 鬼沢直哉

産業財産権

特開2017-123134 半導体装置

羽生貴弘, 望月明, 鬼沢直哉, 玉越晃, 大野英男
特開2016-225000 記憶装置

羽生貴弘, 鬼沢直哉, 大野英男
特許第5998381号半導体記憶装置

羽生貴弘, 松永翔雲, 鬼沢直哉, ガウデット,ヴィンセント
特許第5935105号非同期プロトコル変換装置

羽生貴弘, 鬼沢直哉
特開2013-235620 半導体記憶装置及びその駆動方法

羽生貴弘, 松永翔雲, 鬼沢直哉, ガウデット,ヴィンセント
特開2012-191531 非同期データ転送装置

羽生貴弘, 鬼沢直哉, 松本敦
WO2011-149066 非同期プロトコル変換装置

羽生貴弘, 鬼沢直哉

鬼沢直哉

基本情報

研究キーワード

研究分野

経歴

委員歴

受賞

論文

MISC

書籍等出版物

講演・口頭発表等

所属学協会

共同研究・競争的資金等の研究課題

産業財産権

メニュー

共著者の一覧