石原亨 (Tohru Ishihara) - マイポータル

基本情報

所属: 名古屋大学情報学研究科教授

学位: 博士（工学）(九州大学)

ORCID ID: https://orcid.org/0000-0002-1650-9958
J-GLOBAL ID: 201401004158283445
researchmap会員ID: 7000009121

研究分野

情報通信 / 計算機システム / 省エネルギー計算

経歴

2018年10月 - 現在

名古屋大学, 大学院情報学研究科, 教授
2011年4月 - 2018年9月

京都大学, 大学院情報学研究科, 准教授
2007年4月 - 2011年3月

九州大学, システムLSI研究センター, 准教授
2005年8月 - 2007年3月

九州大学, システムLSI研究センター, 助教授
2003年4月 - 2005年7月

米国富士通研究所, 研究員
2000年4月 - 2003年4月

東京大学, 大規模集積システム設計教育研究センター, 文部科学教官助手
1997年4月 - 2000年3月

日本学術振興会, 特別研究員（DC1）

学歴

受賞

2021年10月

Outstanding Paper Award, 【An Accuracy Reconfigurable Multiply-Accumulate Unit Based on Operand-Decomposed Mitchell’s Multiplier】, Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)

Lingxiao Hou, Yutaka Masuda, Tohru Ishihara
2021年5月

論文賞, 【Methods for Reducing Power and Area of BDD-Based Optical Logic Circuits】, 電子情報通信学会

松尾亮祐, 塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也
2018年5月

論文賞, 【Analytical Stability Modeling for CMOS Latches in Low Voltage Operation】, 電子情報通信学会

鎌苅竜也, 塩見準, 石原亨, 小野寺秀俊
2016年9月

Best Paper Award, 【Minimum Energy Poing Tracking Using Combined Dynamic Voltage Scaling and Adative Body Biasing】, IEEE International System on Chip Conference (SOCC)

Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera
2016年9月

優秀論文賞, 【CMOS LSIにおけるエネルギー最小点追跡のための電源電圧としきい値電圧の動的調節指針】, 情報処理学会システムLSI設計技術研究会

石原亨
2015年8月

1st Most Cited Paper Award, 【Voltage Scheduling Problem for Dynamically Variable Voltage Processors】, ACM/IEEE International Sympoium on Low-Power Electronics and Design (ISLPED)

Tohru Ishihara, Hiroto Yasuura
2013年8月

優秀論文賞, 【低電圧動作に適したセルライブラリのゲート幅決定法とその評価】, 情報処理学会システムLSI設計技術研究会

石原亨
2013年5月

論文賞, 【Implementation of Stack Data Placement and Run Time Management Using a Scratch-Pad Memory for Energy Consumption Reduction of Embedded Applications】, 電子情報通信学会

Lovic Eric Gauthier, 石原亨
2010年10月

Outstanding Paper Award, 【Placing Static and Stack Data into a Scratch-Pad Memory for Reducing the Energy Consumption of Multi-task Applications】, Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)

Lovic Gauthier, Tohru Ishihara, Hideki Takase, Hiroyuki Tomiyama, Hiroaki Takada
2009年5月

長尾真記念特別賞, 【コンピュータシステムの省エネルギー化に関する研究】, 情報処理学会

石原亨
2009年4月

科学技術分野の文部科学大臣表彰若手科学者賞, 【マイクロプロセッサの省電力化に関する研究】

石原亨
2008年4月

MeP賞, 【計算負荷の変動に瞬時適応可能なマルチパフォーマンスプロセッサ】, LSI IPデザイン・アワード運営委員会

山口誠一朗, 大山裕一郎, 国武勇次, 松村忠幸, 石飛百合子, 山口聖貴, 李東勲, 舟木敏正, 金田裕介, 室山真徳, 石原亨, 佐藤寿倫
2007年3月

丸文研究奨励賞, 【ソフトウェア制御によるシステムLSIの低消費エネルギー化と微細化への対応】, 丸文財団

石原亨
2002年7月

優秀論文賞, 【ディープサブミクロン時代におけるキャッシュメモリのリーク電流削減手法】, 情報処理学会システムLSI設計技術研究会

石原亨
2000年3月

情報処理学会創立40周年記念論文賞, 【DRAM／ロジック混載LSI向け高性能／低消費電力キャッシュ・アーキテクチャ】, 情報処理学会

井上弘士, 石原亨, 甲斐康司, 村上和彰
1999年5月

LSI IPデザイン・アワード IP優秀賞, 【プログラム制御可能な電力管理プロセッサ】, LSI IPデザイン・アワード運営委員会

石原亨, 安浦寛人
1998年5月

情報処理学会九州支部奨励賞, 【アルゴリズム比較のための乗算回路の試作】, 情報処理学会

石原亨

論文

154

Zero-Aware Fine-Grained Power Gating for Standard-Cell Memories in Voltage-Scaled Circuits.

Jun Shiomi, Shogo Terada, Tohru Ishihara, Hidetoshi Onodera

SOCC 1-6 2022年9月査読有り
DVFS Virtualization for Energy Minimization of Mixed-Criticality Dual-OS Platforms.

Takumi Komori, Yutaka Masuda, Tohru Ishihara

RTCSA 128-137 2022年8月査読有り最終著者責任著者
Power-aware pruning for ultrafast, energy-efficient, and accurate optical neural network design.

Naoki Hattori, Yutaka Masuda, Tohru Ishihara, Akihiko Shinya, Masaya Notomi

DAC 1285-1290 2022年7月査読有り責任著者
Optoelectronic Implementation of Compact and Power-efficient Recurrent Neural Networks

Taisei Ichikawa, Yutaka Masuda, Tohru Ishihara, Akihiko Shinya, Masaya Notomi

IEEE Computer Society Annual Symposium on VLSI (ISVLSI) 390-393 2022年6月査読有り責任著者
Energy efficient OEO conversion and its applications to photonic integrated systems.

Akihiko Shinya, Kengo Nozaki, Shota Kita, Tohru Ishihara, Shinji Matsuo, Masaya Notomi

Optical Fiber Communications Conference and Exhibition(OFC) 1-3 2022年3月査読有り
Approximate Minimum Energy Point Tracking and Task Scheduling for Energy-Efficient Real-Time Computing.

Takumi Komori, Yutaka Masuda, Jun Shiomi, Tohru Ishihara

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 105-A(3) 518-529 2022年3月査読有り最終著者責任著者
Low-Power Design Methodology of Voltage Over-Scalable Circuit with Critical Path Isolation and Bit-Width Scaling.

Yutaka Masuda, Jun Nagayama, TaiYu Cheng, Tohru Ishihara, Yoichi Momiyama, Masanori Hashimoto

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 105-A(3) 509-517 2022年3月査読有り
An Accuracy Reconfigurable Vector Accelerator Based on Approximate Logarithmic Multipliers.

Lingxiao Hou, Yutaka Masuda, Tohru Ishihara

27th Asia and South Pacific Design Automation Conference(ASP-DAC) 568-573 2022年1月査読有り最終著者責任著者
A Synthesis Method Based on Multi-Stage Optimization for Power-Efficient Integrated Optical Logic Circuits

Ryosuke MATSUO, Jun SHIOMI, Tohru ISHIHARA, Hidetoshi ONODERA, Akihiko SHINYA, Masaya NOTOMI

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E104.A(11) 1546-1554 2021年11月1日査読有り責任著者
Neural Network Calculations at the Speed of Light Using Optical Vector-Matrix Multiplication and Optoelectronic Activation

Naoki HATTORI, Jun SHIOMI, Yutaka MASUDA, Tohru ISHIHARA, Akihiko SHINYA, Masaya NOTOMI

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E104.A(11) 1477-1487 2021年11月1日査読有り責任著者
Dynamic Verification of Approximate Computing Circuits using Coverage-based Grey-box Fuzzing.

Kazuki Yoshisue, Yutaka Masuda, Tohru Ishihara

27th IEEE International Symposium on On-Line Testing and Robust System Design(IOLTS) 1-7 2021年6月査読有り最終著者
Integration of Minimum Energy Point Tracking and Soft Real-Time Scheduling for Edge Computing.

Takumi Komori, Yutaka Masuda, Jun Shiomi, Tohru Ishihara

22nd International Symposium on Quality Electronic Design(ISQED) 300-306 2021年4月査読有り最終著者責任著者
An Accuracy Reconfigurable Multiply-Accumulate Unit Based on Operand-Decomposed Mitchell’s Multiplier

Lingxiao Hou, Yutaka Masuda, Tohru Ishihara

Proc. 23rd Workshop on Synthesis And System Integration of Mixed Information technologies 2021年3月査読有り最終著者責任著者
230

Optical-electronic implementation of artificial neural network for ultrafast and accurate inference processing

Naoki Hattori, Yutaka Masuda, Tohru Ishihara, Jun Shiomi, Akihiko Shinya, Masaya Notomi

Proc. AI and Optical Data Sciences II. International Society for Optics and Photonics 11703 117031E-1-117031E-17 2021年3月査読有り責任著者
Critical Path Isolation and Bit-Width Scaling Are Highly Compatible for Voltage Over-Scalable Design

Y. Masuda, J. Nagayama, T. Y. Cheng, T. Ishihara, Y. Momiyama, M. Hashimoto

Proc. IEEE Design, Automation and Test in Europe Conference 1260-1265 2021年2月査読有り
An Optical Accelerator for Deep Neural Network Based on Integrated Nanophotonics.

Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi

Proc. International Conference on Rebooting Computing 95-101 2020年12月査読有り責任著者
Variation-Tolerant Voltage Over-Scalable Design with Critical Path Isolation and Bit-Width Scaling

Y. Masuda, J. Nagayama, T. Y. Cheng, T. Ishihara, Y. Momiyama, M. Hashimoto

Proc. International Workshop on Logic and Synthesis 136-142 2020年7月査読有り
A Synthesis Method for Power-Efficient Integrated Optical Logic Circuits Towards Light Speed Processing.

Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi

Proc. IEEE Computer Society Annual Symposium on VLSI 488-493 2020年7月査読有り責任著者
Real-Time Minimum Energy Point Tracking Using a Predetermined Optimal Voltage Setting Strategy.

Khyati Kiyawat, Yutaka Masuda, Jun Shiomi, Tohru Ishihara

Proc. IEEE Computer Society Annual Symposium on VLSI 415-421 2020年7月査読有り最終著者責任著者
On-Chip Cache Architecture Exploiting Hybrid Memory Structures for Near-Threshold Computing

Hongjie Xu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E102-A(12) 1741-1750 2019年12月査読有り責任著者

もっとみる

MISC

102

近似コンピューティング回路の設計最適化に向けた計算重要度評価技術

陸佳萱, 増田豊, 石原亨

情報処理学会研究報告(Web) 2021(SLDM-195) 2021年
ファジングと高位合成を用いた近似コンピューティング回路のタイミング検証手法

熊谷僚太, 増田豊, 石原亨

情報処理学会研究報告(Web) 2021(SLDM-195) 2021年
近似コンピューティング回路の品質検証を高速化するファジングテスト法

本多佑成, 増田豊, 石原亨

情報処理学会研究報告(Web) 2021(SLDM-195) 2021年
タスクの平均応答時間を保証する近似最小エネルギー点追跡

小森工, 増田豊, 塩見準, 石原亨

回路とシステムワークショップ論文集(CD-ROM) 34th 2021年
遅延故障に起因する回路寿命分布の確率的高速推定手法—Stochastic fast estimation of timing error induced circuit lifetime distribution—VLSI設計技術

富山葉月, 増田豊, 石原亨

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 119(443) 113-118 2020年3月
ニューラルネットワークの集積ナノフォトニクス実装に適した回路構造探索—Circuit-Architecture Exploration for Optical Neural Network based on Integrated Nanophotonics—VLSI設計技術

服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 119(443) 251-256 2020年3月
集積ナノフォトニクスに基づく光ニューラルネットワークを対象とした回路アーキテクチャ探索

服部直樹, 増田豊, 石原亨, 塩見準, 新家昭彦, 納富雅也

回路とシステムワークショップ論文集(CD-ROM) 33rd 2020年
低レイテンシかつ高効率な光電融合アクセラレータの実現に向けて

北翔太, 北翔太, 野崎謙悟, 野崎謙悟, 小野真証, 小野真証, 高田健太, 高田健太, 新家昭彦, 新家昭彦 …

応用物理学会春季学術講演会講演予稿集(CD-ROM) 67th 1200-1200 2020年
集積ナノフォトニクスに基づく近似並列乗算器を用いた低レイテンシ光ニューラルネットワーク—VLSI設計技術 ; デザインガイア2019 : VLSI設計の新しい大地

塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 119(282) 127-132 2019年11月
A Process-Scheduler-Based Approach to Minimum Energy Point Tracking

Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera

DA Symposium 2019 (poster) 2019年8月
A Light Speed Optical Approximate Parallel Multiplier and Its Applications

Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi

PHOTONICS: Photonics-Optics Technology Oriented Networking, Information, and Computing Systems 2018年10月査読有り
幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法—A Method of Constructing a Replica Circuit Tracking Maximum Delay Characteristics of an LSI Circuit over a Wide Range of Operating Environments—VLSI設計技術

福田展和, 塩見準, 石原亨, 小野寺秀俊

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 118(29) 25-30 2018年5月16日
光パスゲート論理に基づく超低遅延光回路—特集集積ナノフォトニクス研究の最前線

新家昭彦, 石原亨, 井上弘士, 野崎謙悟, 納富雅也

NTT技術ジャーナル / 日本電信電話株式会社編 30(5) 28-31 2018年5月
光パスゲート論理に基づく光波長多重並列加算器(2)~熱光学スイッチによる動作実証~

新家昭彦, 新家昭彦, 石原亨, 野崎謙悟, 野崎謙悟, 北翔太, 北翔太, 井上弘士, CONG Guangwei, 山田浩治 …

応用物理学会秋季学術講演会講演予稿集(CD-ROM) 79th 2018年
<高校生のページ>人に寄り添う安全安心なコンピュータの実現を目指して

石原亨, 小野寺秀俊

38 58-62 2017年9月
<高校生のページ>人に寄り添う安全安心なコンピュータの実現を目指して

石原亨, 小野寺秀俊

Cue : 京都大学電気関係教室技術情報誌 38 58-62 2017年9月
IoT向け超省エネルギープロセッサのための完全ディジタル型メモリ

塩見準, 石原亨, 小野寺秀俊

LSIとシステムのワークショップ2017 (poster) 2017年5月
ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化 (ディペンダブルコンピューティング) -- (組込み技術とネットワークに関するワークショップETNET2017)

塩見準, 石原亨, 小野寺秀俊

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(511) 87-92 2017年3月9日
Low-Power IoT Processor Integrating Voltage-Scalable Fully Digital Memories

Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera

IoT Ten-Cent System-on-Chip Challenge at Design, Automation and Test in Europe (DATE) 2017 (poster) 2017年3月
A Voltage-Scalable Fully Digital On-Chip Memory for Ultra-Low-Power IoT Processors

Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera

University Booth at Design, Automation and Test in Europe (DATE) 2017 (poster) 2017年3月

もっとみる

書籍等出版物

Multi-Processor System-on-Chip 1

Jun Shiomi, Tohru Ishihara (担当:共著, 範囲:Chapter 10: Minimum Energy Computing via Supply and Threshold Voltage Scaling (pp. 227-254))

Wiley – ISTE 2021年3月
ウェスト＆ハリス CMOS VLSI回路設計基礎編

宇佐美公良, 池田誠, 小林和淑, 石原亨ほか (担当:共訳, 範囲:５章消費電力)

丸善出版 2014年1月
Essential Issues in SOC Design: Designing Complex Systems-on-Chip

石原亨 (担当:共著, 範囲:Chapter 6: Energy Management Techniques for SOC Design)

Springer 2006年10月

講演・口頭発表等

Near-Threshold Cache Architecture for Ultra-Low Energy Computing

Tohru ISHIHARA

International Forum on MPSoC for Software-defined Hardware 2019年7月11日招待有り
Minimum Energy Point Tracking Exploiting All-Digital On-Chip Sensors

Tohru ISHIHARA

International Forum on MPSoC for Software-defined Hardware 2018年7月30日招待有り
Minimum Energy Point Tracking for Self-Power IoT Processors

Tohru ISHIHARA

International Forum on MPSoC for Software-defined Hardware 2017年7月3日招待有り
Minimum Energy Point Tracking under a Wide Range of PVT Conditions

Shu Hokimoto, Tohru Ishihara, Hidetoshi Onodera

The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016) 2016年10月
An Integrated Optical Parallel Adder: A First Step towards Light-Speed Data Path Operation

Tohru ISHIHARA

International Forum on MPSoC for Software-defined Hardware 2016年7月14日招待有り
Practical Supply and Threshold Voltage Scaling for Energy Efficient Operation of Microprocessors

Tohru ISHIHARA

International Forum on Embedded MPSoC and Multicore 2015年7月13日招待有り
Near-Threshold Computing on Heterogeneous Multicore Architectures

Tohru ISHIHARA

International Forum on Embedded MPSoC and Multicore 2014年7月10日招待有り
Power Management Techniques for Energy Harvesting Embedded Systems

石原亨

International Forum on Embedded MPSoC and Multicore 2013年7月18日招待有り
Loop Instruction Caching for Energy-Efficient Embedded Multitasking Systems

石原亨

International Forum on Embedded MPSoC and Multicore 2012年7月11日招待有り
Energy Characterization of Embedded Processors for Software Energy Optimization

石原亨

International Forum on Embedded MPSoC and Multicore 2011年7月5日招待有り

共同研究・競争的資金等の研究課題

光と電子が密に融合する集積回路のアーキテクチャと設計技術

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2020年4月 - 2023年3月

石原亨, 納富雅也, 塩見準, 増田豊
フォトニクスとエレクトロニクスの融合による光コンピュータの構成法に関する研究

日本学術振興会科学研究費助成事業挑戦的研究(萌芽) 挑戦的研究(萌芽) 2017年6月 - 2020年3月

石原亨
IoT社会の実現を目指した次世代コンピューティング基盤の研究

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2017年4月 - 2020年3月

石原亨, 増田豊, 小野寺秀俊
自律的に最小エネルギー動作を実現する集積回路設計技術

日本学術振興会科学研究費助成事業基盤研究(A) 基盤研究(A) 2016年4月 - 2020年3月

小野寺秀俊, 塩見準, 石原亨, 土谷亮
環境発電技術を用いた社会に溶け込むコンピューティング基盤の研究

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2014年4月 - 2017年3月

石原亨, 土谷亮, 小野寺秀俊
ニアスレッショルド電圧動作に適したオンチップメモリの研究

日本学術振興会科学研究費助成事業挑戦的萌芽研究挑戦的萌芽研究 2014年4月 - 2017年3月

石原亨
自律的特性補償により閾値付近の低電圧まで安定動作する集積回路設計技術

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2013年4月 - 2017年3月

小野寺秀俊, 土谷亮, 石原亨, 西澤真一
環境発電に適した組込みシステムのアーキテクチャとOS制御による電力管理技術の研究

日本学術振興会科学研究費助成事業若手研究(A) 若手研究(A) 2011年 - 2011年

石原亨
環境発電による電力供給に適したコンピュータシステムの研究

日本学術振興会科学研究費助成事業若手研究(B) 若手研究(B) 2008年 - 2009年

石原亨
システムLSI向け低電力メモリアーキテクチャおよび設計支援技術の開発

日本学術振興会科学研究費助成事業若手研究(B) 若手研究(B) 2001年 - 2002年

石原亨
スケーラブル・システムLSIアーキテクチャの設計手法に関する研究

日本学術振興会科学研究費助成事業基盤研究(A) 基盤研究(A) 1999年 - 2000年

村上和彰, 澤田直, 岩井原瑞穂, 安浦寛人, 石原亨, 廣瀬啓
CMOS VLSIにおける消費電力量の早期見積りと電力最適化に関する研究

日本学術振興会科学研究費助成事業特別研究員奨励費特別研究員奨励費 1998年 - 1999年

石原亨
マイクロプロセッサシステムの低消費電力設計に関する研究

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 1997年 - 1998年

安浦寛人, 石原亨, 富山宏之, 澤田直, 岩井原瑞穂, 村上和彰, 冨山宏之

産業財産権

特許6742584 光論理回路

新家昭彦, 納富雅也, 野崎謙悟, 石原亨
特許6707752 光乗算器および光乗算方法

新家昭彦, 納富雅也, 野崎謙悟, 北翔太, 高田健太, 石原亨, 小野寺秀俊, 今井悠貴
特許6699826 光論理回路

新家昭彦, 納富雅也, 野崎謙悟, 北翔太, 石原亨
特許6631921 光演算器

新家昭彦, 納富雅也, 野崎謙悟, 倉持栄一, 石原亨
特許6536959 光論理回路および加算器

新家昭彦, 納富雅也, 野崎謙悟, 石原亨, 井上弘士
特開2019-39941 光演算器

新家昭彦, 納富雅也, 野崎謙悟, 北翔太, 高田健太, 石原亨, 小野寺秀俊, 江川巧
特許6468607 光演算器

新家昭彦, 納富雅也, 野崎謙悟, 倉持栄一, 石原亨
特許5787259 消費電力分析システムおよびアプリケーション開発ツール

小西哲平, 神山剛, 大久保信三, 稲村浩, 石原亨, 久住憲嗣, 部谷修平
特許5429746 消費電力評価装置、電力係数作成システム、消費電力評価方法及び電力係数作成方法

神山剛, 宮沢祐光, 石原亨, 久住憲嗣, 金田裕介, 奥平拓見
特許5298444 プロセッサ設計を特徴付けるための方法、装置、論理プログラム及びシステム

石原亨, ファルザンファラー
特許5061523 キャッシュメモリ、演算処理装置およびキャッシュメモリの制御方法

石原亨, ファルザンファラー

石原亨

基本情報

研究分野

経歴

学歴

受賞

論文

MISC

書籍等出版物

講演・口頭発表等

共同研究・競争的資金等の研究課題

産業財産権

メニュー

共著者の一覧