論文

査読有り責任著者

2018年7月

Maximizing Energy Efficiency of On-Chip Caches Exploiting Hybrid Memory Structure

28th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS)

Hongjie Xu
Jun Shiomi
Tohru Ishihara
Hidetoshi Onodera

開始ページ: 237
終了ページ: 242
記述言語
掲載種別: 研究論文（国際会議プロシーディングス）
DOI: 10.1109/PATMOS.2018.8464141

リンク情報

DOI: https://doi.org/10.1109/PATMOS.2018.8464141
DBLP: https://dblp.uni-trier.de/rec/conf/patmos/XuSIO18
URL: https://dblp.uni-trier.de/rec/conf/patmos/2018
URL: https://dblp.uni-trier.de/db/conf/patmos/patmos2018.html#XuSIO18

ID情報

DOI : 10.1109/PATMOS.2018.8464141
ISBN : 9781538663653
DBLP ID : conf/patmos/XuSIO18

エクスポート: BibTeX RIS

論文リストへ