馬 奕涛

J-GLOBALへ         更新日: 18/02/06 03:23
 
アバター
研究者氏名
馬 奕涛
 
マ エキトウ
eメール
mrmytcies.tohoku.ac.jp
URL
http://db.tohoku.ac.jp/whois/detail/aadc76dfab4bbd8dc7fe57642a37add3.html
所属
東北大学
部署
国際集積エレクトロニクス研究開発センター
職名
研究員
学位
(PhD)(工学)(東京大学)

研究分野

 
 

学歴

 
 
 - 
2011年3月
東京大学 工学研究科 電子情報工学専攻
 
 
 - 
2008年3月
東京大学 工学研究科 電子工学専攻
 
 
 - 
2006年3月
大阪大学 工学部 
 

論文

 
Novel Ultrahigh-Density Flash Memory With a Stacked-Surrounding Gate Transistor (S-SGT) Structured Cell
Tetsuo Endoh, Kazushi Kinoshita, Takuji Tanigami, Yoshihisa Wada, Kota Sato, Kazuya Yamada, Takashi Yokoyama, Noboru Takeuchi, Kenichi Tanaka, Nobuyoshi Awaya, Keizou Sakiyama, and Fujio Masuoka
IEEE Transactions on Electron Devices   Vol.50(No.4) 945-951   2003年4月   [査読有り]
Highly Efficient and Compact CMOS DC-DC Converter with Novel Transistor Layout of 60 nm Multi-pillar TypeVertical Body Channel MOSFET
K. Itoh and T. Endoh
International Conference on Solid State Devices and Materials (SSDM 2017)      2017年9月   [査読有り]
Sub 1 V 60 nm Vertical Body Channel MOSFET Based 6T SRAM Array with Wide Noise Margin and Excellent Power Delay Product
R.Ogasawara and T.Endoh
International Conference on Solid State Devices and Materials (SSDM 2017)      2017年9月   [査読有り]
Cross Point Type 1T-1MTJ STT-MRAM Cell with 60 nm Multi-pillar Vertical Body Channel MOSFET under 55 nm p-MTJ and Its Beyond for High Density STT-MRAM
T.Sasaki and T.Endoh
International Conference on Solid State Devices and Materials (SSDM 2017)      2017年9月   [査読有り]
A Study of Validation of an Evaluation Model of Accurate Thermal Stability Factor for MTJs Using Its Thermal Dependency
T.Saito and T.Endoh
International Conference on Solid State Devices and Materials (SSDM 2017)      2017年9月   [査読有り]

Misc

 
遠藤 哲郎
Top Researchers      2017年8月
遠藤 哲郎
日経テクノロジーオンライン      2017年6月

講演・口頭発表等

 
STT-MRAM and MTJ/CMOS Hybrid NV-Logic for Ultra Low Power Systems
遠藤哲郎
ナノデバイス科学研究会--第3回実用スピントロニクス新分野創成研究会   2016年8月19日   
CIESコンソーシアムにおける産学連携
遠藤哲郎
シリコン超集積化システム第165委員会第82回研究会   2016年7月22日   
High Performance STT-MRAM and 3D NAND Memory with Spintronics and Vertical MOSFET Technology
遠藤哲郎
SEMICON WEST 2016   2016年7月13日   
3次元構造技術とスピントロニクス技術による 半導体メモリの新展開
遠藤哲郎
創発物性科学研究センターコロキウム   2016年5月25日   
Novel High Performance NV-Working Memory with Spintronics and Vertical MOSFET Technology
遠藤哲郎
2016 MRS Spring Meeting&Exhibit   2016年3月28日   

社会貢献活動

 
超省エネの磁気メモリー開発-日の丸半導体 復活挑む
【情報提供】  日経産業新聞  2016年6月23日
遠藤がセンター長を務める国際集積エレクトロニクス研究開発センターにて展開している磁気メモリのニュースが日経産業新聞に取り上げられた。
半導体FPGA、高速処理・省電力で 東北大・NECが開発
【情報提供】  日本経済新聞  2016年6月20日
遠藤がセンター長を務める国際集積エレクトロニクス研究開発センターにて展開している半導体FPGAに関するニュースが日経産業新聞に取り上げられた。
消費電力1/100メモリー開発-磁気素子、処理速く-
【情報提供】  日経産業新聞  2016年6月15日
遠藤がセンター長を務める国際集積エレクトロニクス研究開発センターおよび、副センター長を務める省エネルギー・スピントロニクス集積化システムセンターにて展開している磁気メモリのニュースが日経産業新聞に取り上げられた。
STT-MRAMでセル面積を30%縮小する新技術を実証(日経テクノロジーonline)
【情報提供】  日経テクノロジーonline  2016年5月19日
遠藤がセンター長を務める国際集積エレクトロニクス研究開発センターの活動に関するニュースが日経テクノロジーonlineに取り上げられた。
2Mb STT-MRAMのセル面積を歩留り維持し30%縮小(NEWS EXPRESS)
【情報提供】  NEWS EXPRESS  2016年5月19日
遠藤がセンター長を務める国際集積エレクトロニクス研究開発センターの活動に関するニュースがNEWS EXPRESSに取り上げられた。