基本情報

所属
東北大学 電気通信研究所 システム・ソフトウェア研究部門 ソフトコンピューティング集積システム研究室 教授
学位
工学(電気工学)(慶應義塾大学)

J-GLOBAL ID
200901012435287090
researchmap会員ID
1000080767

外部リンク

委員歴

  27

受賞

  21

論文

  501

MISC

  32

書籍等出版物

  10

講演・口頭発表等

  108

共同研究・競争的資金等の研究課題

  29

産業財産権

  27

社会貢献活動

  16

メディア報道

  5

その他

  9
  • 2017年4月 - 2017年4月
    脳の生物物理とダイナミクスのナノデバイス・集積回路の物理とダナミクスによる実現
  • 2010年3月 - 2010年3月
    複雑系数理モデル学の工学応用研究班のリーダーとしてプロジェクトを牽引すると共に、複雑工学システムの新しい設計思想として、「数理モデルに基づくバラツキ許容・活用設計論」と「ロバスト性・揺らぎ活用設計論」を世界で初めて提唱した。前者は、従来のワーストケース設計では実現不可能なシステムの実現をも可能とする画期的な設計手法である。後者は、複雑工学システムが持つロバスト性と、ノイズや素子などの不確実性を活用する方法であり、特に、大規模な複雑工学システムの最適設計や高性能設計に有用である。これらの設計論は、本応募研究課題で実現を目指す脳型コンピュータの複雑工学システムとしての設計に有用である。
  • 2003年11月 - 2003年11月
    複雑系による計算原理を、主に脳の計算原理との関連や複雑ネットワークの観点から研究した。その際、脳の無意識過程をダイナミクスによる超並列計算に、意識過程をアルゴリズムによる逐次計算に対応させ、それらを階層的かつ双方向的に相互作用させる、無意識・意識ハイブリッド計算パラダイムを世界で初めて提唱した。同時に、新たに専用集積回路を開発することにより、提唱したパラダイムに立脚したアナログ・ディジタル混成ハードウェアを実装し、実機実験により、ノイマン型デジタル計算機が不得手とする問題が高速に解けることを示した。さらに、実数の複雑性やフラクタル構造を活用した、新しい大容量メモリシステムも提案した。
  • 1998年4月 - 1998年4月
    脳内の情報表現の有力な候補として、活動電位の時空間パターンの時間構造による時空間コーディングがある。これを、パスすモードのハードウェアとして実装するための集積回路技術を開発した。
  • 1997年4月 - 1997年4月
    カオスダイナミクスが脳の情報処理に果たす役割を構成的に研究するため,大規模なカオスニューロコンピュータを構築するための基礎技術を開発した.まずシステムに用いるカオスニューロンモデルを,実数の複雑さが表現可能なアナログ回路であるスイッチト・キャパシタ(SC)回路技術を用いて集積回路化した.次に,膨大な重みつき線形加算を行うシナプス回路をディジタルASICで実装した.これにより,大規模なカオスニューラルネットワークを構築するのに必要な集積回路技術およびシステム技術の基礎を確立した.同時に,非同期パルスニューロン回路を,連続時間が扱えるアナログ集積回路で実装し,その情報処理の可能性を探求した.このシステムで動的細胞集成体が形成でき,さらに簡単な結びつけ問題が解けることを示した.さらに,ニューロンの発火のダイナミクスをΛ型の非線形抵抗回路で実現するハードウェアニューロンを提案し,その集積回路化を試みた.また,このモデルで神経細胞のバースト発火やパルス伝搬などの現象を模倣することができた.
  • 1996年4月 - 1996年4月
    入力の時空間的な構造を学習する海馬の短期記憶の学習モデルの学習特性を詳しく解析し, さらにそれを,連続な時間構造が取り入れられるアナログ集積回路技術で集積回路化し,その応用の可能性を 探求した.ここで,連続時間を扱うために,CR 回路の動作時定数を利用したニューロン回路を提案した.こ の回路の連続な内部状態の時間履歴は,リークのあるキャパシタにより指数関数的に減衰する.この内部状態 と入力パルスとの関係により学習が行われるが,その際,シナプス結合重みを随時更新する必要がある.そこ で,小さな回路構成でアナログ値が記憶できるアナログメモリを開発した.これらの回路技術を用いることに より120 個のニューロンからなる時空間学習ネットワークを構築した.その結果,入力の時空間構造に依存 した学習がハードウェアで高速に実現できた.
  • 1995年4月 - 1995年4月
    カオスダイナミクスを使用して、高性能な脳型コンピュータを実装するため、その核となるカオスニューロンを集積回路上に実現する、カオスニューロチップを、スイッチト・キャパシタ回路技術により実装した
  • 1995年4月 - 1995年4月
    ニューラルネットワークの高機能化に向けて、カオスニューロン回路や、時空間額収束とそれを実装する回路などを提案した。
  • 1990年4月 - 1990年4月
    集積回路で、連続値を持つニューラルネットワークモデルを実装するための基礎研究を行った。その結果の一つとして、シナプス結合に用いる能動アナログメモリ素子を開発した。