清水 徹

J-GLOBALへ         更新日: 18/04/15 16:13
 
アバター
研究者氏名
清水 徹

研究分野

 
 

経歴

 
2018年4月
 - 
現在
東洋大学
 
2014年10月
 - 
2018年3月
慶應義塾大学
 
2010年4月
 - 
2014年9月
ルネサスエレクトロニクス株式会社
 
2002年4月
 - 
2010年3月
株式会社ルネサステクノロジ
 
1986年4月
 - 
2003年3月
三菱電機株式会社
 

学歴

 
1981年4月
 - 
1986年3月
東京大学 大学院理学系研究科 情報科学専門課程
 
1977年4月
 - 
1981年3月
東京大学 理学部 情報科学科
 

受賞

 
2014年1月
IEEE Fellow Award Development of integrated multi-core microprocessors with large memories
 
1997年10月
R&D 100 Magazine R&D 100 Award M32R/D: RISC Microprocessor with Embedded DRAM
 

論文

 
Convolutional Neural Network Application to An Industrial Egg Classification
Ryota Shimizu, Shusuke Yanagawa, Toru Shimizu, Mototsugu Hamada, Tadahiro Kuroda
International SoC Design Conference (ISOCC)      2017年11月   [査読有り]
A Wireless Power Transfer System for 3-D Stacked Multiple Receivers
Shusuke Yanagawa, Ryota Shimizu, Mototsugu Hamada, Toru Shimizu and Tadahiro Kuroda
International SoC Design Conference (ISOCC)      2017年11月   [査読有り]
Nakada Takashi, Hatanaka Tomoki, Ueki Hiroshi, Hayashikoshi Masanori, Shimizu Toru, Nakamura Hiroshi
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS   E100-D(10) 2493-2504   2017年10月   [査読有り]
コンピュータシステムを創り出したエレクトロニクス
清水徹, 冨嶋茂樹, 中村宏
電子情報通信学会誌   100(9) 884-889   2017年9月   [査読有り][招待有り]
Shimizu Ryota, Yanagawa Shusuke, Monde Yasutaka, Yamagishi Hiroki, Hamada Mototsugu, Shimizu Toru, Kuroda Tadahiro
IEEE Conference Proceedings   2016(ISOCC) 191-192   2016年10月   [査読有り]
Nakada Takashi, Nakamura Hiroshi, Nakamoto Toshifumi, Shimizu Toru
International SoC Design Conference   193-194   2016年10月   [査読有り]
Nakada Takashi, Hatanaka Tomoki, Nakamura Hiroshi, Ueki Hiroshi, Hayashikoshi Masanori, Shimizu Toru
IEEE Conference Proceedings      2016年9月   [査読有り]
Shimizu Ryota, Yanagawa Shusuke, Monde Yasutaka, Yamagishi Hiroki, Hamada Mototsugu, Shimizu Toru, Kuroda Tadahiro
IEEE Conference Proceedings   2016(ISOCC) 191‐192-192   2016年   [査読有り]
Nakada Takashi, Nakamura Hiroshi, Nakamoto Toshifumi, Shimizu Toru
IEEE Conference Proceedings   2016(ISOCC) 193‐194-194   2016年   [査読有り]
Normally-Off MCU Architecture and Power Management Method for Low-Power Sensor Network
Masanori Hayashikoshi, Hiroshi Ueki, Hiroyuki Kawai, Toru Shimizu
INTERNATIONAL SOC DESIGN CONFERENCE (ISOCC)   151-152   2015年11月   [査読有り]
Normally-off Computing for IoT Systems
Takashi Nakada, Toru Shimizu, Hiroshi Nakamura
INTERNATIONAL SOC DESIGN CONFERENCE (ISOCC)   147-148   2015年11月   [査読有り]
An adaptive energy-efficient task scheduling with energy model
Takashi Nakada, Tomoki Hatanaka, Hiroshi Ueki, Masanori Hayashikoshi, Toru Shimizu
Annual Meeting on Advanced Computing System and Infrastructure 2015 (ACSI2015)      2015年1月   [査読有り]
Yasudo Ryota, Kagami Takahiro, Amano Hideharu, Nakase Yasunobu, Watanabe Masashi, Oishi Tsukasa, Shimizu Toru, Nakamura Tadao
2014 EIGHTH IEEE/ACM INTERNATIONAL SYMPOSIUM ON NETWORKS-ON-CHIP (NOCS)   111-118   2014年9月   [査読有り]
NAKADA Takashi, OKAMOTO Kazuya, KOMODA Toshiya, MIWA Shinobu, SATO Yohei, UEKI Hiroshi, HAYASHIKOSHI Masanori, SHIMIZU Toru, NAKAMURA Hiroshi
情報処理学会論文誌トランザクション コンピューティングシステム(Web)   7(3) 37-46   2014年8月   [査読有り]
Takashi Nakada,Takuya Shigematsu,Toshiya Komoda,Shinobu Miwa,Hiroshi Nakamura,Yohei Sato,Hiroshi Ueki,Masanori Hayashikoshi,Toru Shimizu
2014 IEEE NON-VOLATILE MEMORY SYSTEMS AND APPLICATIONS SYMPOSIUM (NVMSA)   1-6   2014年8月   [査読有り]
A Software Design Robot Contest for Educating Embedded Systems Engineers
Hoshi, Jiro Tanahashi, Yasuhide Kobayashi, Noboru Watanabe, Takashi Yukawa, Hiroyuki Watanabe, Yoshiki Watanabe, Hideo Makino
Conference on Business and Industrial Research (ICBIR2014)      2014年5月   [査読有り]
Ryota Yasudo,Takahiro Kagami,Hideharu Amano,Yasunobu Nakase,Masashi Watanabe,Tsukasa Oishi,Toru Shimizu,Tadao Nakamura
2014 IEEE COOL CHIPS XVII   1-3   2014年4月   [査読有り]
石川正俊, 池田誠, 角博文, 太田淳, 有本和民, 清水徹
映像情報メディア学会誌   68(1) 12-20   2014年1月   [査読有り][招待有り]
Masanori Hayashikoshi,Yohei Sato,Hiroshi Ueki,Hiroyuki Kawai,Toru Shimizu
2014 19TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC)   12-16   2014年1月   [査読有り]
Tzi-Dar Chiueh,Toru Shimizu,Gregory Chen,Chen Yi Lee,Charles Hsu,Tihao Chiang,Zhihua Wang,Junghwan Choi,Jongwoo Lee,Yasumoto Tomita,Takayuki Kawahara
IEEE Asian Solid-State Circuits Conference, A-SSCC 2014, KaoHsiung, Taiwan, November 10-12, 2014   389-394   2014年   [査読有り]
Semiconductor Innovation for Smart Society and Its EMC Solutions
Toru Shimizu
9th International Workshop on Electromagnetic Compatibility of Integrated Circuits EMC Compo      2013年12月   [査読有り][招待有り]
Nakase Yasunobu, Ido Yasuhiro, Oishi Tsukasa, Shimizu Toru
IEICE TRANSACTIONS ON ELECTRONICS   E96-C(11) 1420-1427   2013年11月   [査読有り]
Wide Input Range from 80mV to 3V Operation On-Chip Single-Inductor Dual-Output (SIDO) DC-DC Boost Converter with Self-Adjusting Clock Duty for Sensor Network Applications
Yasunobu Nakase, Yasuhiro Ido, Tsukasa Oishi, Toshio Kumamoto, Toru Shimizu
PROCEEDINGS OF THE 2013 IEEE ASIAN SOLID-STATE CIRCUITS CONFERENCE (A-SSCC)   41-44   2013年11月   [査読有り]
System Verification for Micro-controller Design, and ET Robo-con: Embedded Software Design Contest
Toru Shimizu
The 2013 International Conf. on Circuits, Design and Verification ICDV2013      2013年11月   [査読有り][招待有り]
Nakase Yasunobu, Hirose Shinichi, Onoda Hiroshi, Ido Yasuhiro, Shimizu Yoshiaki, Oishi Tsukasa, Kumamoto Toshio, Shimizu Toru
IEEE JOURNAL OF SOLID-STATE CIRCUITS   48(8) 1933-1942   2013年8月   [査読有り]
林越正紀, 清水徹, 松原仁
情報処理   54(7) 661-667   2013年6月   [査読有り]
Formal Verification Applied to the Renesas MCU Design Platform
Toru Shimizu
Design Automation Conference   545-550   2013年6月   [査読有り]
Normally-Off Computing and its Application to the Sensor-Net
Toru Shimizu
13th International Forum on Embedded MPSoC and Multicore      2013年5月   [査読有り]
田中玄一, 清水徹
電子情報通信学会誌   96(2) 90-94   2013年2月   [査読有り][招待有り]
Yasunobu Nakase,Shinichi Hirose,Hiroshi Onoda,Yasuhiro Ido,Yoshiaki Shimizu,Tsukasa Oishi,Toshio Kumamoto,Toru Shimizu
2012 IEEE CUSTOM INTEGRATED CIRCUITS CONFERENCE (CICC)   1-4   2012年9月   [査読有り]
Challenge for the Normally-Off Computing
Toru Shimizu
3rd IEICE International Conference on Integrated Circuits and Devices in Vietnam      2012年8月   [査読有り][招待有り]
“Technology Exchange: Supercomputing and Embedded Computing” Embedded Computing
Toru Shimizu
IEEE Symposium on Low-Power and High-Speed Chips (Cool Chips XV)      2012年4月   [査読有り]
On-Chip Single-Inductor Dual-Output DC-DC Boost Converter Having Dual Output/Input Modes for Utilizing External Power Transistor Drive and Micro-Computer Controlled MPPT
Yasunobu Nakase, Shinichi Hirose, Hiroshi Onoda, Yasuhiro Ido, Yoshiaki Shimizu, Tsukasa Oishi, Toshio Kumamoto, Toru Shimizu
IEEE ASIAN SOLID STATE CIRCUITS CONFERENCE (A-SSCC)   25-28   2012年   [査読有り]
Yasunobu Nakase,Shinichi Hirose,Toru Goda,Kehui Hu,Hiroshi Onoda,Yasuhiro Ido,Hiroyuki Kondo,Wei Kong,Wei Zhang,Tsukasa Oishi,Shintaro Mori,Toru Shimizu
IEEE Asian Solid-State Circuits Conference, A-SSCC 2011, Jeju, South Korea, November 14-16, 2011   21-24   2011年11月   [査読有り]
Toru Shimizu,Kazutami Arimoto,Osamu Nishii,Sugako Otani,Hiroyuki Kondo
IEICE Transactions   E94-C(4) 394-400   2011年4月   [査読有り]
Kondo Hiroyuki, Otani Sugako, Nakajima Masami, Yamamoto Osamu, Masui Norio, Okumura Naoto, Sakugawa Mamoru, Kitao Masaya, Ishimi Koichi, Sato Masayuki, Fukuzawa Fumitaka, Imasu Satoshi, Kinoshita Nobuhiro, Ota Yusuke, Arimoto Kazutami, Shimizu Toru
IEEE JOURNAL OF SOLID-STATE CIRCUITS   44(8) 2251-2259   2009年8月   [査読有り]
Software Architecture of a Secure Multimedia System Using a Multicore SoC and Software Virtualization
Hiroyuki Kondo, Osamu Yamamoto, Sugako Otani, Naoto Sugai, Toru Shimizu
IEEE INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS   217   2009年1月   [査読有り]
Hiroyuki Kondo,Masami Nakajima,Sugako Otani,Osamu Yamamoto,Norio Masui,Naoto Okumura,Mamoru Sakugawa,Masaya Kitao,Koichi Ishimi,Masayuki Sato,Fumitaka Fukuzawa,Kazuhiro Inaoka,Yoshihiro Saito,Kazutami Arimoto,Toru Shimizu
PROCEEDINGS OF THE IEEE 2008 CUSTOM INTEGRATED CIRCUITS CONFERENCE   675-678   2008年9月   [査読有り]
Arimoto Kazutami, Hattori Toshihiro, Takata Hidehiro, Hasegawa Atsushi, Shimizu Toru
IEICE TRANSACTIONS ON ELECTRONICS   E90C(4) 657-665   2007年4月   [査読有り][招待有り]
Toru Shimizu,Ram Krishnamurthy
IEEE International Solid-State Circuits Conference, ISSCC 2007, Digest of Technical Papers, San Francisco, CA, USA, February 11-15, 2007   148-149   2007年2月   [査読有り]
NODA Hideyuki, NAKAJIMA Masami, DOSAKA Katsumi, NAKATA Kiyoshi, HIGASHIDA Motoki, YAMAMOTO Osamu, MIZUMOTO Katsuya, TANIZAKI Tetsushi, GYOHTEN Takayuki, OKUNO Yoshihiro, KONDO Hiroyuki, SHIMAZU Yukihiko, ARIMOTO Kazutami, SAITO Kazunori, SHIMIZU Toru
IEEE J Solid-State Circuits   42(1) 183-192   2007年1月   [査読有り]
Toru Shimizu,Masami Nakajima,Masahiro Kainaga
IEICE Transactions   E89-C(11) 1512-1518   2006年11月   [査読有り]
An Alternative Cyclic Synchronous Mirror Delay for Versatility in Highly Integrated SoC
Hiroaki Nakaya, Yasuhiko Sasaki, Naoki Kato, Fumio Arakawa, Toru Shimizu
IEEE Asian Solid-State Circuits Conference   279-282   2006年11月   [査読有り]
1.047GHz, 1.2V, 90nm CMOS, 2-Way VLIW DSP Core Using Saturation Anticipator Circuit
Hiroto Suzuki, Hirokazu Takata, Hirofumi Shinohara, Eiichi Teraoka, Masahito Matsuo, Toyohiko Yoshida, Hisakazu Sato, Nobuo Honda, Norio Masui, Toru Shimizu
IEEE Symposium on VLSI Circuits   152-153   2006年6月   [査読有り]
A 40GOPS 250mW Massively Parallel Processor Based on Matrix Architecture
Masami Nakajima, Hideyuki Noda, Katsumi Dosaka, Kiyoshi Nakata, Motoki Higashida, Osamu Yamamoto, Katsuya Mizumoto, Hiroyuki Kondo, Yukihiko Shimazu, Kasutami Arimoto, Kazunori Saitoh, Toru Shimizu
IEEE International Solid-State Circuits Conference   410-411   2006年2月   [査読有り]
Yamada Kunihiro, Furumura Takashi, Seno Yasuhiro, Naoe Yukihisa, Kitazawa Kenichi, Shimizu Toru, Yoshida Koji, Kojima Masanori, Mineno Hiroshi, Mizuno Tadanori
KNOWLEDGE-BASED INTELLIGENT INFORMATION AND ENGINEERING SYSTEMS, PT 3, PROCEEDINGS   4253 189-196   2006年   [査読有り]
清水徹, 長谷川淳, 服部俊洋, 近藤弘郁
情報処理   46(11) 1251-1258   2005年11月   [査読有り][招待有り]
Hiroyuki Kondo,Masami Nakajima,Miroslaw Bober,Krzysztof Kucharski,Osamu Yamamoto,Toru Shimizu
JRM   17(4) 428-436   2005年8月   [査読有り]
The Hardware and Software Design Platform for System-On-a-Chip’s
Toru Shimizu
International Workshop on VLSI Desing and Video Technology (IWVDVT)      2005年5月   [査読有り]
Driving Miss Ubiquity: What Applications Will Fill Tomorrows Fab?
清水 徹
IEEE International Solid-State Circuits Conference      2005年2月   [査読有り]
YAMADA Kunihiro, FURUMURA Takashi, INOUE Yoshio, KITAZAWA Kenichi, TAKASE Hiroki, NAOE Yukihisa, SHIMIZU Toru, HIRATA Yoshihiko, MINENO Hiroshi, MIZUNO Tadanori
Lect Notes Comput Sci   3681 1051-1056   2005年
Kunihiro Yamada,Kenichi Kitazawa,Hiroki Takase,Toshihiko Tamura,Yukihisa Naoe,Takashi Furumura,Toru Shimizu,Koji Yoshida,Masanori Kojima,Tadanori Mizuno
Knowledge-Based Intelligent Information and Engineering Systems, 9th International Conference, KES 2005, Melbourne, Australia, September 14-16, 2005, Proceedings, Part I   3681 438-444   2005年   [査読有り]
A low-power microcontroller with body-tied SOI technology
Hisakazu Sato, Yasuihiro Nunomura, Niichi Itoh, Koji Nii, Kanako Yoshida, Hironobu Ito, Jingo Nakanishi, Hidehiro Takata, Yasunobu Nakase, Hiroshi Makino, Akira Yamada, Takahiko Arakawa, Toru Shimizu, Yuichi Hirano, Takashi Ipposhi, Shuhei Iwade
IEICE Transactions on Electronics   E87-C(4) 563-570   2004年4月   [査読有り]
A 600-MHz single-chip multiprocessor with 4.8-GB/s internal shared pipelined bus and 512-kB internal memory
Satoshi Kaneko, Hiroyuki Kondo, Norio Masui, Koichi Ishimi, Teruyuki Itou, Masayuki Satou, Naoto Okumura, Yukari Takata, Hirokazu Takata, Mamoru Sakugawa, Takashi Higuchi, Sugako Ohtani, Kei Sakamoto, Naoshi Ishikawa, Masami Nakajima, Shunichi Iwata, Kiyoshi Hayase, Satoshi Nakano, Sachiko Nakazawa, Kunihiro Yamada, Toru Shimizu
IEEE Journal of Solid-State Circuits   39(1) 184-193   2004年1月   [査読有り]
Kunihiro Yamada,Yoshihiko Hirata,Yukihisa Naoe,Takashi Furumura,Yoshio Inoue,Toru Shimizu,Koji Yoshida,Masanori Kojima,Tadanori Mizuno
Knowledge-Based Intelligent Information and Engineering Systems, 8th International Conference, KES 2004, Wellington, New Zealand, September 20-25, 2004. Proceedings. Part II   898-904   2004年   [査読有り]
近藤 弘郁, 中島 雅美, 高田 浩和, 作川 守, 樋口 崇, 大谷 寿賀子, 山本 整, 稲坂 朋義, 白井 健治, 山田 圀裕, 清水 徹
電子情報通信学会論文誌. C, エレクトロニクス = The transactions of the Institute of Electronics, Information and Communication Engineers. C   J86-C(8) 780-789   2003年8月   [査読有り]
システムオンチップ(SoC)の集積度向上により,マイクロコンピュータを内蔵したSoC設計プラットホームのニーズが高まった.マイクロコンピュータを内蔵したSoC設計で重要なのは,デバッグ機能である.今回,マイクロコンピュータと共通のデバッグインタフェースを備えたSoC設計プラットホームを開発した.本プラットホームを用いた設計手法の適用により,システムの重要な部分のハードウェアとソフトウェアの新規開発あるいはカスタマイズに集中でき,また,ソフトウェアとハードウェアの開発をほぼ同時に開始すること...
A Hardware and Software Co-Debugging Environment for System-on-a-Chip Design
Masami Nakajima, Hiroyuki Kondo, Osamu Yamamoto, Kenji Shirai, Toru Shimizu
ECTI Transactions on Electrical Engineering, Electronics, and Communications   1(1) 2-6   2003年8月   [査読有り][招待有り]
A 600MHz Single-Chip Multiprocessor with 4.8G Bytes/sec Internal Shared Pipelined Bus and 512K Byte Internal Memory
Satoshi Kaneko, Katsunori Sawai, Norio Masui, Koichi Ishimi, Teruyuki Itou, Masayuki Satou, Hiroyuki Kondo, Naoto Okumura, Yukari Takata, Hirokazu Takata, Mamoru Sakugawa, Takashi Higuchi, Sugako Ohtani, Kei Sakamoto, Naoshi Ishikawa, Masami Nakajima, Shunichi Iwata, Kiyoshi Hayase, Satoshi Nakano, Sachiko Nakazawa, Osamu Tomisawa, Toru Shimizu
IEEE International Solid-State Circuits Conference   254-255   2003年2月   [査読有り]
Desk-top System-on-a-Chip for Micro Web Servers
Toru Shimizu, Hiroyuki Kondo
2nd International Symposium on Communications and Information Technology (ISCIT)   2-6   2002年10月   [査読有り][招待有り]
A New IDCT Solution Using a RISC Processor Architecture
Kunihiro Yamada, Masanori Kojima, Toru Shimizu, Shuhei Iwade, Fumiaki Sato, Tadanori Mizuno
6th International Conference on Knowledge-Based Intelligent Information & Engineering Systems   85-92   2002年9月   [査読有り]
Kunihiro Yamada,Masanori Kojima,Toru Shimizu,Fumiaki Sato,Tadanori Mizuno
IEEE Trans. Consumer Electronics   48(1) 143-150   2002年2月   [査読有り]
荒川隆彦, 牧野博之, 辻橋良樹, 新居浩二, 森島哉圭, 早川康, 清水徹, 岩出秀平, 小山健
電子情報通信学会論文誌 C-2   J82-C-2(9) 505-512   1999年9月
The M32Rx/D-A Single Chip Microcontroller with a High Capacity 4MB Internal DRAM
清水 徹
Toru Shimizu      1998年8月   [査読有り]
An Auto-Backgate-Controlled MT-CMOS Circuit
Hiroshi Makino, Yoshiki Tsujihashi, Koji Nii, Chikayoshi Morishima, Yasushi Hayakawa, Toru Shimizu
IEEE Symposium on VLSI Circuits   42-43   1998年6月   [査読有り]
Yasuhiro Nunomura,Toru Shimizu,Kazunori Saitoh,Koji Tsuchihashi
Proceedings of the 1998 IEEE International Conference on Acoustics, Speech and Signal Processing, ICASSP '98, Seattle, Washington, USA, May 12-15, 1998   3157-3160   1998年5月   [査読有り]
布村 泰浩, 近藤 弘郁, 清水 徹, 土橋 宏二
情報処理   39(3) 200-207   1998年3月   [査読有り]
Yasuhiro Nunomura,Toru Shimizu,Osamu Tomisawa
IEEE Micro   17(6) 40-48   1997年11月   [査読有り]
Performance Evaluation of a Microprocessor with On-chip DRAM and High Bandwidth Internal B
Shunichi Iwata, Toru Shimizu, Jiro Korematsu, Katsumi Dosaka, Hideo Tsubota, Kazunori Saitoh
IEEE Custom Integrated Circuits Conference   269-272   1996年9月   [査読有り]
A Multimedia 32b RISC Microprocessor with 16Mb DRAM
Toru Shimizu, Jiro Korematsu, Mitsugu Satou, Hiroyuki Kondo, Shunichi Iwata, Katsunori Sawai, Naoto Okumura, Koichi Ishimi, Yukio Nakamoto, Masaki Kumanoya, Katsumi Dosaka, Akira Yamazaki, Yoshihide Ajioka, Hideo Tsubota, Yasuhiro Nunomura, Takashi Urabe, Junichi Hinata, Kazunori
IEEE International Solid-State Circuits Conference   216-217   1996年2月   [査読有り]
A 1.71-million transistor CMOS CPU chip with a testable cache architecture
Yuichi Saito, Yukihiko Shimazu, Toru Shimizu, Kenji Shirai, Isao Fujioka, Yoshitetsu Nishiwaki, Junichi Hinata, Yoshiki Shimotsuma, and Masayoshi Sakao
IEEE Journal of Solid-State Circuits   28(11) 1071-1077   1993年11月   [査読有り]
A 1.71M-Transistor CMOS CPU Chip with a Testable Cache Architecture
Yuichi Saito, Yukihiko Shimazu, Soichi Kobayashi, Toru Shimizu, Masahiko Matsuo, Akira Ohtsuka, Kenji Shirai, Hiroshi Murata, Yoshitetsu Nishiwaki, Isao Fujioka, Yoshinori Nabeta, Hidehiro Kanamoto, Seiichi Hiraoka, Toshiaki Suzuki, Junichi Hinata, Yoshiki Shimotsuma
IEEE International Solid-State Circuits Conference   86-87   1993年2月   [査読有り]
The Gmicro/100 32-bit Microprocessor
Toyohiko Yoshida, Toru Shimizu, Shigeo Mizugaki, Junichi Hinata
IEEE Micro   11(4) 20-23   1991年8月   [査読有り]
A 32-bit Microprocessor with High Performance Bit-map Manipulation Instructions
Toru Shimizu, Shunichi Iwata, Yuichi Saito, Toyohiko Yoshida, Masahiko Matsuo, Junichi Hinata, Kazunori Saito
Proc. of the 1989 International Conf. on Computer Design: VLSI in Computers and Processors   406-409   1989年10月   [査読有り]
A 32-bit Microprocessor based on the TRON Architecture: Design of the Gmicro/100
Toru Shimizu, Toyohiko Yoshida, Yuichi Saito, Masahiko Matsuo, Tatsuya Enomoto
Proc. of the 33rd IEEE Computer Society International Conference   30-33   1988年2月   [査読有り]
Automatic Tuning of Multi-task Programs for Real-time Embedded Systems
Toru Shimizu, Ken Sakamura
IEEE 8th International Conference on Software Engineering   350-357   1985年8月   [査読有り]
清水徹, 坂村健
電子通信学会論文誌 D   66(12) 1331-1338   1983年12月
Multimedia Machine
Mamoru Maekawa, Ken Sakamura, Chiaki Ishikawa, Toru Shimizu
Proc. of the IFIP 9th World Computer Congress   71-77   1983年9月   [査読有り]
清水徹, 坂村健
電子通信学会論文誌 D   66(7) 864-871   1983年7月
MIXER An Expert System for Microprogramming
Toru Shimizu, Ken Sakamura
IEEE 16th Annual Workshop on Microprogramming   168-175   1983年   [査読有り]

Misc

 
4MバイトDRAM内蔵32ビットRISCマイクロコントローラ"M32Rx/D" (特集 システムLSI) -- (システムオンチップ)
高田 浩和, 近藤 弘郁, 清水 徹
三菱電機技報      1999年3月
高田浩和, 近藤弘郁, 清水徹
三菱電機技報   73(3) 182-185   1999年3月
清水徹, 永野康志
インターフェース   23(5) 208-216   1997年5月
是松 次郎, 清水 徹, 坪田 秀夫
三菱電機技報   70(3) 264-268   1996年3月
中尾裕一, 三輪久晴, 北上尚一, 水垣重生, 清水徹
三菱電機技報   68(3) 231-235   1994年3月

書籍等出版物

 
岩出 秀平, 清水 徹 (担当:共著)
ムイスリ出版   2012年3月   ISBN:489641196X

講演・口頭発表等

 
プログラミング技法の有効利用を考えたマイクロプログラム開発支援システム
清水徹, 坂村健, 前川守
情報処理学会全国大会講演論文集   1982年   
清水徹, 坂村健, 前川守
情報処理学会全国大会講演論文集   1983年   
坂村健, 石川千秋, 清水徹, 前川守
情報処理学会研究報告計算機アーキテクチャ(ARC)   1983年6月3日   
清水徹, 坂村健
情報処理学会全国大会講演論文集   1984年   
吉田豊彦, 松尾雅仁, 上田達也, 清水徹
情報処理学会研究報告   1987年3月13日   
我々はオリジナル32ビットマイクロプロセッサの開発にあたり新しいマイクロプロセッサのアーキテクチャに適する各種のパイプライン方式を検討した。パイプライン処理は汎用計算機の歴史の中で高速化技術として最も成功したものの1つである。しかし、パイプライン処理も処理段数が増大するにつれて各種のオーバーヘッドのため処理速度の向上に飽和傾向が現れる。パイプライン処理のオーバーヘッドのなかで最も問題となるのはブランチ命令実行によるパイプラインの乱れである。我々はパイプライン処理におけるブランチ命令のオーバ...
吉田豊彦, 斉藤祐一, 松尾雅仁, 清水徹
電子情報通信学会技術研究報告   1988年3月25日   
岩田俊一, 清水徹, 松尾雅仁, 吉田豊彦, 日向純一, 富沢治
情報処理学会全国大会講演論文集   1989年3月15日   
TRON仕様に基づく32ビットマイクロプロセッサG_<MICRO>/100は、命令の実行制御を水平型マイクロプログラムで行っており、基本命令の大部分を1マイクロ命令で実行できる。また、マイクロプログラムによってデータ演算部における処理をパイプライン化することにより高機能命令、特にビットマップ処理命令の高速実行を可能にした。本稿では、特にマイクロプログラムによるパイプライン制御について詳しく述べ、シミュレーションによる評価結果もあわせて報告する。
沢井克典, 清水徹, 岩田俊一, 吉田豊彦, 日向純一, 富沢治
情報処理学会全国大会講演論文集   1989年3月15日   
マイクロプログラム制御方式は高機能、高性能なマイクロプロセッサを実現する上で重要な方式の一つである。マイクロプロセッサ内部の機能ブロックを並列に制御することにより、従来ソフトウェアで記述していた機能を効率よく実現することができる。しかし、VLSIの集積度の向上にともないマイクロプログラムで制御すべき機能ブロックは増大しており、これらを効率よく動作させて高機能を実現するためにはマイクロプログラムのアルゴリズムが複雑になる。このようなマイクロプログラムを短期間に開発するため、マイクロプログラム...
中田清, 坪田秀夫, 清水徹, 斉藤和則
電子情報通信学会全国大会講演論文集   1989年3月   
渡辺由香里, 清水徹, 岩田俊一, 斎藤祐一, 吉田豊彦, 富沢治
情報処理学会全国大会講演論文集   1989年3月15日   
TRON仕様に基づく32ビットマイクロプロセッサG_<MICRO>/100ではマイクロプログラム制御方式を採用している。高機能命令の高速実行がその目的の一つである。またマイクロプログラム制御方式の採用によりアーキテクチャの仕様変更、ハードウェアの改訂をマイクロプログラムで吸収することができる。その結果アーキテクチャ設計、ハードウェア設計、マイクロプログラムの設計を並行に進めることができる。ここで重要なことはアーキテクチャ、ハードウェアの変更をマイクロプログラムですばやく吸収することである。...
中野直佳, 斉藤祐一, 松尾雅仁, 上田達也, 渡辺由香里, 吉田豊彦, 岩田俊一, 小林聡一, 清水徹
電子情報通信学会技術研究報告   1989年6月22日   
M32用μITRON仕様OS MR3200と開発環境
平野浩爾, 斉藤和則, 坪田秀夫, 樋口敬三, 清水徹
三菱電機技報   1989年11月   
16ビットマイクロコントローラ (M16) の高速シミュレータの開発
那須隆, 岩田 俊一, 清水 徹, 斉藤 和則
電子情報通信学会技術研究報告. VLD, VLSI設計技術   1993年   
ハードウェア記述言語VHDLを用いて相互結合網をモデル化することで,回路の動作に即したデータ転送を行うことができ,理論解析やプログラム言語によるソフトウェア・シミュレーションよりも意図する相互結合網に近いシミュレーション結果を得ることができる.また,並列アプリケーションから取得した通信パターンを基にシミュレーションが行えるため,実際の通信状態における相互結合網の詳細な性能評価が可能である.本稿では,VHDLによる相互結合網のモデル化について述べた後,オメガ網と2次元トーラス網においてフロー...
岩田俊一, 清水徹, 平岡精一, 西川浩司, 堀本正文
情報処理学会全国大会講演論文集   1993年3月1日   
現在、マイクロプロセッサの多くでマイクロプログラム制御方式が採用されている。マイクロプロセッサの高機能化とともにマイクロプログラムの規模や複雑度が増えた結果、マイクロプログラム開発にはツールが不可欠となっている。しかし、マイクロプログラムがプロセッサのハードウエアに大きく依存する一方、設計者が極めて限定されていることから、簡易な専用ツールか、汎用的なツールが使用される場合が多い。今回、我々はビジネスコンピュータ用の1チップCPUプロセッサ(170万トランジスタ)のマイクロプログラムを開発す...
西川浩司, 白井健治, 中野哲, 清水徹, 飯田全広
情報処理学会全国大会講演論文集   1993年3月1日   
ビジネスコンピュータ用の1チップCPUプロセッサ(170万Tr)を開発した。LSIの設計品質向上のため設計段階で、外部仕様や内部仕様に基づくテストに加えて、ランダムな命令シーケンスによって個々のテスト項目を競合させるランダムテストを行ない、機能検証を実施した。本稿では、テストケース自動生成ツール「Mirage」を用いたランダムテストの概要について報告する。
服部 孝, 村田 裕, 宮内 信仁, 清水 徹, 星 直之, 上野 仁
全国大会講演論文集   1993年3月1日   
ビジネスコンピュータ用1チップCPUプロセッサを開発した。このチップは、0.8μmCMOSプロセスを用いたフルカスタム設計手法で設計され、約170万Tr.規模のものである。チップ開発は、内蔵される機能の規模・複雑さが増すにつれ、チップ作り直しのリスクが高まる方向にある。このため、開発工程の大幅な後戻りを避けるために、より高品質の設計検証がチップ設計初期から要求されている。今回の開発では、トップダウン設計の観点から、チップの機能仕様および外部仕様を早期に検証するためにハードウェア記述言語であ...
斎藤 祐一, 島津 之彦, 小林 聡一, 清水 徹, 松尾 雅仁, 大塚 亮, 白井 健治, 村田 裕, 西脇 義哲, 藤岡 勲, 鍋田 芳則, 金元 秀博, 平岡 精一, 鈴木 寿明, 日向 純一, 下間 芳樹
電子情報通信学会技術研究報告. CPSY, コンピュータシステム   1993年4月23日   
171万個のトランジスタを内蔵した中小型コンピュータシステム用のフルカスタムLSIであるCPUチップを開発した。CPUチップは0.8μmルールCMOS2層アルミ2層ポリシリコンプロセスで製造され、16Kバイトのキャッシュと192エントリのTLBを内蔵している。動作周波数は40MHzである。メモリセルは第2層ポリシリコンで形成される高低抗負荷を用いた疑似スタティックRAMで、メモリセルサイズは77μm^2である。キャッシュは半クロックでアクセスすることが可能で、また、新規なテスト手法により高...
岩田俊一, 土居俊雄, 西川浩司, 水垣重生, 清水徹
情報処理学会全国大会講演論文集   1993年9月27日   
16ビットのワンチップマイコン「M16」を開発した。M16は、32ビットのデータパスを備え、4段のパイプライン処理によりレジスターレジスタ間演算が1命令/クロックで実行可能なCPU、RAM、タイマなどの周辺機能を備えたマイクロコンピュータである。CPUのトランジスタ数は13.8万で、これを0.8μmCMOSプロセスにより3.7×4.2mm^2に集積している。最近のプロセッサ開発においては、論理合成や自動レイアウトといった設計ツールの進歩とともに、設計効率向上を目的としてハードウェア記述言語...
土居俊雄, 岩田俊一, 桝井規雄, 前田弘美, 水垣重生, 清水徹
情報処理学会全国大会講演論文集   1993年9月27日   
LSIの大規模化に伴い論理合成や自動配置配線などの各種の設計支援ツールが整備され、インプリメントする機能に適する種々の設計手法を適切に選択することにより機能に対して相対的に設計期間を短縮することが可能になりつつある。また仕様や機能の設計においてもハードウエア記述言語で「シミュレーション可能な」仕様書を記述することにより、論理設計を待つことなく実際的な検証ができるようになった。このように複雑な機能を持つLSIの開発期間が短縮され、開発初期から検証が可能な設計環境においては、初期の機能モデル開...
岩田俊一, 清水徹, 土居俊雄, 中尾裕一, 水垣重生, 三輪久晴
電子情報通信学会技術研究報告   1993年9月16日   
16ビットのワンチップマイコンM16を開発した。このチップは、32ビットのデータパスを備え、4段のパイプライン処理によりレジスターレジスタ間の演算を1命令, クロックで実行可能なCPUに加え、RAM、タイマ、ウエイトコントローラ、DMAコントローラ、A/Dコンバータなどの周辺機能を内蔵したマイクロコンピュータである。CPUのトランジスタ数は13.8万で、これを3.7×4.2mm^2に集積している。このチップの開発では、ハードウエア記述言語を使用して機能設計を行うことにより、設計期間を短縮す...
那須 隆, 岩田 俊一, 清水 徹, 斉藤 和則
情報処理学会研究報告システムLSI設計技術(SLDM)   1993年12月16日   
16ビットのマイクロコントローラM16とその高速シミュレータを開発した。M16は、32ビットのデータパスを備え4段のパイプライン処理によりレジスタ?レジスタ間の演算を1クロックで実行可能なCPUをコアにしている。このチップの開発では、ハードウェア記述言語を使用して機能設計を行なった。このハードウェア記述言語による機能記述を基に、より高速でかつハードウェアでの動作とクロック単位で一致するソフトウェアシミュレータを開発した。この高速なシミュレータにより、応用ソフトウェアの性能評価やチューニング...
中島雅美, 近藤弘郁, 高田浩和, 作川守, 樋口崇, 山本整, 稲坂朋義, 白井健治, 清水徹
電子情報通信学会技術研究報告   2002年6月28日   
佐藤昌之, 近藤弘郁, 桝井規雄, 石見幸一, 金子智, 伊藤輝之, 奥村直人, 高田由香里, 清水徹
電子情報通信学会技術研究報告   2003年5月28日   
中谷浩晃, 佐々木靖彦, 加藤直樹, 荒川文男, 清水徹
電子情報通信学会技術研究報告   2006年12月7日   
我々は、高集積SoCに向けて、遅延列交互利用型サイクリックSMD (ACSMD)を開発した。このACSMDは、従来方式に比べて次の3つの点で有利である。1.動作周波数範囲が0.5-400MHzと広い2.回路面積が0.08mm^2と小さい3.消費電力が400MHz動作時に6.13mWと少ない。この回路面積と消費電力は、同じ動作周波数範囲と遅延分解能を持つ従来の階層型SMDと比べて、95%小さい。この回路を実現する上でのキーテクノロジーは、3つのサイクリック遅延列の交互利用と新たなループカウン...
泉佑治, 岡本圭史, 加藤孝, 木下佳樹, 清水徹, 中野哲
日本ソフトウエア科学会大会講演論文集(CD-ROM)   2011年   
清水 徹
研究報告計算機アーキテクチャ(ARC)   2012年1月12日   
ノーマリオフとは,処理が必要な時,必要な部分に,必要な期間だけ電力を供給し,処理が必要ないときには電力供給をストップするというコンピューティングシステムの設計方針である.この講演では,IT システムのグリーン化に向けてノーマリオフの考え方を整理し,それに基づいたコンピューティングアーキテクチャの開発の意義と課題について議論する.The Normally-off Computing is a design policy of computing architecture for low po...
ノーマリオフコンピューティングによる低消費電力化への挑戦
清水 徹
電子情報通信学会技術研究報告 : 信学技報   2012年1月19日   
ノーマリオフとは,処理が必要な時,必要な部分に,必要な期間だけ電力を供給し,処理が必要ないときには電力供給をストップするというコンピューティングシステムの設計方針である.この講演では,ITシステムのグリーン化に向けてノーマリオフの考え方を整理し,それに基づいたコンピューティングアーキテクチャの開発の意義と課題について議論する.
周期実行システムにおける省電力スケジューリングの初期検討
岡本和也, 薦田登志矢, 中田尚, 三輪忍, 佐藤洋平, 植木浩, 林越正紀, 清水徹, 中村宏
研究報告組込みシステム(EMB)   2012年9月3日   
マイクロプロセッサを備えたセンサであるスマートセンサは,周囲の状況を周期的にサンプリングし,センシングした結果に簡単な処理を施し,その結果をメインのシステムへ送信する,周期的リアルタイムシステムの一種である.ただし,一般的なリアルタイムシステムとは異なり,入力データのサンプリング周期とデータ送信 (デッドライン) の周期が必ずしも一致するわけではなく,一般には,後者の周期が前者の周期よりもはるかに大きい.そのため,データの入力間隔に合わせてシステムがデータを処理するのではなく,データを一旦...
上野 淳, 清水 徹, 平井 正人
電気学会研究会資料. ECT, 電子回路研究会   2012年12月21日   
中瀬泰伸, 井戸康弘, 大石司, 熊本敏夫, 清水徹
電子情報通信学会技術研究報告   2013年6月27日   
重松拓也, 薦田登志矢, 中田尚, 三輪忍, 佐藤洋平, 植木浩, 林越正紀, 清水徹, 中村宏
情報処理学会研究報告(Web)   2013年9月10日   
現在,様々な分野でスマートセンサシステムが使われている.しかし各ノードに十分な電源を確保することは難しく,電池で動作しなければならない状況で利用されることも多い.このような状況下では電池交換の回数を最小化したいといった要求があり,ノード自体の省電力化が強く求められている.特に,ノード内で高度な処理を行うセンサシステムではマイコンが消費する電力が問題となっている.従来より,マイコンの消費電力を抑えるためにパワーゲーティングと呼ばれる手法が用いられるが,近年ではワーキングメモリをもパワーゲーテ...
安戸僚汰, 加賀美崇紘, 天野英晴, 中瀬泰伸, 渡邊政志, 大石司, 清水徹, 中村維男
電子情報通信学会技術研究報告   2013年11月20日   
安戸 僚汰, 加賀美 崇紘, 天野 英晴, 中瀬 泰伸, 渡邊 政志, 大石 司, 清水 徹, 中村 維男
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   2013年11月27日   
我々はメニーコアにおけるチップ内ネットワーク(Network-on- Chip, NoC)を低消費電力化する方法として,マーチングメモリスルータイプを用いたルータを提案する.マーチングメモリスルータイプは,高速,低電力,小容量のFIFO構造をしたメモリである.本報告では,このメモリをインプットバッファとして使用したNoCルータをVerilog HDLで設計し,消費電力を評価した.一般のレジスタ利用のルータと比較した結果,28.8%電力が削減された.データ依存性を考慮した場合はさらに電力削減...
Tzi-Dar Chiueh,Toru Shimizu,Gregory Chen,Chen Yi Lee,Charles Hsu,Tihao Chiang,Zhihua Wang,Junghwan Choi,Jongwoo Lee,Yasumoto Tomita,Takayuki Kawahara
IEEE Asian Solid-State Circuits Conference, A-SSCC 2014, KaoHsiung, Taiwan, November 10-12, 2014   2014年11月   
門出 康孝, 清水 徹, 黒田 忠広
人工知能学会全国大会論文集   2015年   
中田 尚, 清水 徹, 中村 宏
社団法人日本磁気学会研究会資料 = Bulletin of Topical Symposium of the Magnetics Society of Japan   2015年7月24日   
門出康孝, 山岸裕樹, 花井陽介, 清水徹, 黒田忠広
人工知能学会知識ベースシステム研究会資料   2015年11月8日