橋爪正樹 (Masaki Hashizume) - マイポータル

基本情報

所属: 放送大学徳島学習センター所長・特任教授

学位: 博士（工学）(1993年1月京都大学)

J-GLOBAL ID: 202101021471898415
researchmap会員ID: R000025221

研究分野

経歴

2022年4月 - 現在

放送大学, 徳島学習センター, 所長・特任教授
2020年4月 - 2022年3月

徳島大学, 大学院社会産業理工学研究部, 研究部長
2020年4月 - 2022年3月

徳島大学, 大学院創成科学研究科, 研究科長
2017年9月 - 2020年3月

徳島大学, 大学院先端技術科学教育部, 教育部長
2017年9月 - 2020年3月

徳島大学, 理工学部, 理工学部長
2016年4月

徳島大学, 理工学部, 教授
2005年3月 - 2016年3月

徳島大学教授，工学部電気電子工学科
1997年1月

徳島大学助教授，工学部電気電子工学科
1996年3月

オランダ王国デルフト工業大学客員研究員(6ヶ月)
1992年11月

徳島大学講師，工学部電気電子工学科
1990年1月

徳島大学助手，工学部電気電子工学科
1987年5月

京都大学工学部情報処理関係内地研究員(9ヶ月)
1983年4月

徳島大学助手，工業短期大学部電子工学科
1981年4月

日本電信電話公社武蔵野電気通信研究所研究員

学歴

受賞

2025年12月

2023 IEEE CASS Shikoku Chapter Best Paper Award, Open Defect Detection in Assembled Circuit Boards with Built-in Relaxation Oscillators, IEEE Circuits and Systems Society Shikoku Chapter

橋爪正樹, 四柳浩之
2024年11月

IEEE CEDA All Japan Joint Chapter Design Gaia Best Poster Award, 近似乗算器用BIST 内の疑似乱数回路の面積削減について

赤松大地,四柳浩之,橋爪正樹
2024年6月

2024アカデミックプラザ賞, 待機状態IC の入力配線検査を行うバウンダリスキャン用コントローラの試作, 一般社団法人エレクトロニクス実装学会

徳島大学大学院創成科学研究科, 鶴岡蒼久, 徳島大学大学院社会産業理工学研究部, 四柳浩之, 放送大学徳島学習センター, 橋爪正樹
2022年6月

2022アカデミックプラザ賞, 遅延故障検査容易化バウンダリスキャンにおける観測対象判別回路による検査時間短縮, 一般社団法人エレクトロニクス実装学会

片山翔太, 有元康滋, 四柳浩之,橋爪正樹
2019年11月

2018 JETTA/TTTC Best Paper Award, Address Remapping Techniques for Enhancing Fabrication Yield of EmbeddedMemories, IEEE

Lu Shyue-Kung, Jheng Hao-Cheng, Lin Hao-Wei, 橋爪正樹
2019年6月

Best Paper Award, On Design and Evaluation of a TDC Cell Embedded in the Boundary Scan Circuit for Delay Fault Testing of 3D ICs, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)

河野潤平, 四柳浩之, 橋爪正樹
2019年2月

IEEE CASS Shikoku Chapter Best Paper Award, Address Scrambling and Data Inversion Techniques for Yield Enhancement of NROM-Based ROMS, IEEE CASS Shikoku Chapter

橋爪正樹, Lu Shyue-Kung, Tsu-Lin Li, Jiann-Liang Chen
2018年12月

第5回研究会若手優秀講演賞, TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減, 電子情報通信学会ディペンダブルコンピューティング研究専門委員会

平井智士, 四柳浩之, 橋爪正樹
2018年10月

Best Paper Award, Fault-aware page address remapping techniques for enhancing yield and reliability of flash memories, The 26th IEEE Asian Test Symposium

Lu Shyue-Kung, Yu Shu-Chi, 橋爪正樹, 四柳浩之
2018年3月

第31回エレクトロニクス実装学会春季講演大会, 電荷注入回数によるIC間配線の試験回路, 社団法人エレクトロニクス実装学会

大谷航平, 菅大介, 四柳浩之, 橋爪正樹
2017年9月

IEEE CASS Shikoku Chapter Best Paper Award, Enhanced Built-In Self-Repair Techniques for Improving Fabrication Yield and Reliability of Embedded Memories, IEEE CASS Shikoku Chapter

橋爪正樹, Lu Shyue-Kung, Tsai Cheng-Ju
2017年8月

システムLSI設計技術研究会2016年度優秀発表学生賞, 微小遅延故障テストのためのTDC組込み型スキャンFFの設計について, 情報処理学会 SLDM研究会

河塚信吾, 四柳浩之, 橋爪正樹
2016年11月

第3回研究会若手優秀講演賞, 論理値割当隣接線の選択による断線故障用テスト生成時間の削減, 電子情報通信学会ディペンダブルコンピューティング研究専門委員会

藤谷和依, 四柳浩之, 橋爪正樹, 樋上喜信, 高橋寛
2016年3月

グローバル大学院工学教育賞, 国際連携教育開発センター

橋爪正樹
2014年11月

Young Researcher Award, Threshold Value Estimation of Electrical Interconnect Tests with Scan FFs, IEEE CPMT Symposium Japan 2014

南原康亮, 四柳浩之, 橋爪正樹
2013年3月

第31回エレクトロニクス実装学会春季講演大会研究奨励賞, 電荷注入回数によるIC間配線の試験回路, 社団法人エレクトロニクス実装学会

大谷航平, 菅大介, 四柳浩之, 橋爪正樹
2012年8月

第153回システムLSI設計技術研究会優秀発表学生賞, テストデータ量削減のための反転信号シフト型 BAST 構成とテストパターン生成法, 社団法人情報処理学会システムLSI設計技術研究会

岡田靖彦, 四柳浩之, 橋爪正樹
2011年6月

Best Paper Award, Possibility of Logical Error Caused by Open Defects in TSVs, International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC)

橋爪正樹, 近藤将平, 四柳浩之
1999年9月

The Most Attractive Visual AWARD WINNER, Supply Current Testing for Bridging Faults in Microprocessor Based Sequence Control Circuits, 8th Electronic Circuits World Convention

橋爪正樹

論文

140

Temperature Dependence of Threshold Voltage for Interconnect IDDQ Testing in 3D Stacked ICs Using an Offset-Cancellation-Type Comparator

Haruto Ohmori, Masaki Hashizume, Fara Ashikin Binti Ali, Shyue-Kung Lu, Hiroyuki Yotsuyanagi

2025 IEEE Electrical Design of Advanced Packaging and Systems (EDAPS) 1-4 2025年12月15日査読有り責任著者
An Implementation of Delay Testable Boundary Scan and Post-Bond Test Results in a 3D IC

Hiroyuki Yotsuyanagi, Keigo Takami, Masaki Hashizume

IEEE Journal on Emerging and Selected Topics in Circuits and Systems 15(3) 469-477 2025年9月査読有り
バウンダリスキャン回路を流用した電流テストによるはんだ接合部の長期高信頼化の試み

四柳浩之, 橋爪正樹

エレクトロニクス実装学会誌 28(1) 102-108 2025年1月査読有り招待有り最終著者責任著者
Detectability of Resistive Open Defects with Analog Relaxation Oscillators Under Unit-to-Unit Variations of Dies

Yuya Yamahashi, Yuto Ohtera, Hiroyuki Yotsuyanagi, Shyue-Kung Lu, Masaki Hashizume

2024 International 3D Systems Integration Conference (3DIC) 1-5 2024年9月25日査読有り最終著者責任著者
Design of an Efficient PRPG for Testing an Approximate Multiplier Using Truncation

Daichi Akamatsu, Hiroyuki Yotsuyanagi, Masaki Hashizume

Proc. of 2024 International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) 2024年7月査読有り最終著者
Dependence of Threshold Values for Interconnect Testing with Relaxation Oscillators on Unit-to-unit Variations of ICs

Yuya Yamahashi, Masao Ohmatsu, Hiroyuki Yotsuyanagi, Shyue-Kung Lu, Masaki Hashizume

Proc. of 2024 International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) 2024年7月査読有り最終著者責任著者
バウンダリスキャンを用いる不完全接続の検査

四柳浩之, 橋爪正樹

エレクトロニクス実装学会誌 27(4) 288-293 2024年7月1日査読有り最終著者
A DfT Technique for Electrical Interconnect Testing of Circuit Boards with 3D Stacked SRAM ICs

Yuki Ikiri, Hiroyuki Yotsuyanagi, Fara Ashikin Binti Ali, Shyue-Kung Lu, Masaki Hashizume

2023 IEEE CPMT Symposium Japan (ICSJ) 113-116 2023年11月15日査読有り最終著者責任著者
Evaluation of a PUF Embedded in the Delay Testable Boundary Scan Circuit

Hayato Miki, Eisuke Ohama, Hiroyuki Yotsuyanagi, Masaki Hashizume

2023 International Technical Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC) 1-6 2023年6月25日査読有り最終著者
On Test Pattern Generation Method for an Approximate Multiplier Considering Acceptable Faults

Shogo Tokai, Daichi Akamatsu, Hiroyuki Yotsuyanagi, Masaki Hashizume

Proceedings - 7th IEEE International Test Conference in Asia, ITC-Asia 2023 2023年
Detectability of Open Defects at Interconnects between Dies in 3D Stacked ICs with Relaxation Oscillators

Masao Ohmatsu, Fumiya Sako, Yuki Ikiri, Hiroyuki Yotsuyanagi, Shyue-Kung Lu, Masaki Hashizume

Proc. of the 11th IEEE CPMT Symposium Japan (ICSJ2022) 94-95 2022年11月査読有り責任著者
Fault Securing Techniques for Yield and Reliability Enhancement of RRAM

Shyue-Kung Lu, Zhi-Jia Liu, Masaki Hashizume

2022 IEEE 31st Asian Test Symposium (ATS) 2022年11月査読有り
Enhanced Interconnect Test Method for Resistive Open Defects in Final Tests with Relaxation Oscillators

Masao Ohmatsu, Yuto Ohtera, Yuki Ikiri, Hiroyuki Yotsuyanagi, Shyue-Kung Lu, Masaki Hashizume

Proc. of the 2022 IEEE 31st Asian Test Symposium (ATS) 49-53 2022年11月査読有り責任著者
ディレイテスト可能なバウンダリスキャン設計手法

四柳浩之, 橋爪正樹

エレクトロニクス実装学会誌 24(7) 663-667 2021年11月1日
Detectable resistance increase of open defects in assembled PCBs by quiescent currents through embedded diodes

Yuya Okumoto, Hiroyuki Yotsuyanagi, Masaki Hashizume, Shyue Kung Lu

2021 International Conference on Electronics Packaging, ICEP 2021 119-120 2021年5月12日責任著者
Open Defect Detection in Assembled Circuit Boards With Built-In Relaxation Oscillators

伊喜利勇貴, 硲文弥, 橋爪正樹, 四柳浩之, Lu Shyue-Kung, Yazaki Toru, Ikeda Yasuhiro, Uematsu Yutaka

IEEE Transactions on Components, Packaging, and Manufacturing Technology Vol.11(No.6) 931-943 2021年5月11日査読有り責任著者
TDC組込型バウンダリスキャンの観測セル部分選択による検査時間削減について

有元康滋, 牧野紘史, 四柳浩之, 橋爪正樹

エレクトロニクス実装学術講演大会講演論文集 35 18B2-02 2021年
Temperature Sensing with a Relaxation Oscillator in CMOS ICs

Fumiya Sako, Yuki Ikiri, Masaki Hashizume, Hiroyuki Yotsuyanagi, Hiroshi Yokoyama, Shyue Kung Lu

ITC-CSCC 2020 - 35th International Technical Conference on Circuits/Systems, Computers and Communications 141-144 2020年7月責任著者
Open Defect Detection Not Utilizing Boundary Scan Flip-Flops in Assembled Circuit Boards

神田道也, 橋爪正樹, Fara Ashikin Binti Ali, 四柳浩之, Lu Shyue-Kung

IEEE Transactions on Components, Packaging, and Manufacturing Technology Vol.10(No.5) 895-907 2020年5月査読有り責任著者
Fault-Aware Dependability Enhancement Techniques for Flash Memories

Lu Shyue-Kung, Yu Shu-Chi, Hsu Chun-Lung, Sun Chi-Tien, 橋爪正樹, 四柳浩之

IEEE Transactions on Very Large Scale Integration (VLSI) Systems Vol.28(No.3) 634-645 2020年3月査読有り

もっとみる

MISC

109

温度補正オフセットキャンセル型コンパレータを用いるチップ間配線検査容易化設計

大森陽斗, 四柳浩之, 橋爪正樹

第40回エレクトロニクス実装学会春季講演大会講演論文集 421-424 2026年3月最終著者
割り込み信号線検査のための弛緩発振器による電気検査法の試作と検討

山橋湧也, 四柳浩之, 橋爪正樹

電子情報通信学会技術研究報告 125(260) 155-160 2025年12月最終著者
待機状態でのIC 間配線の電気検査制御を行うバウンダリスキャン設計

土井翔平, 鶴岡蒼久, 四柳浩之, 橋爪正樹

電気・電子・情報関係学会四国支部連合大会講演論文集 70 2025年9月最終著者
半断線故障検査容易化設計のFPGAへの実装に関する検討

吉村俊哉, 四柳浩之, 橋爪正樹

エレクトロニクス実装学会講演大会講演論文集(CD-ROM) 38th 2024年
待機モードICからの配線テスト可能なバウンダリスキャン設計についての検討

有元康滋, 四柳浩之, 橋爪正樹

エレクトロニクス実装学会講演大会講演論文集(CD-ROM) 37th 2023年
アナログ素子のみで構成する弛緩発振器によるIC間抵抗断線の検出可能性調査

大松正男, 大寺佑都, 四柳浩之, 橋爪正樹, LU S-K

マイクロエレクトロニクスシンポジウム論文集 33rd 2023年
切り捨てビットを考慮する近似乗算器用BIST回路の面積削減について

赤松大地, 東海翔午, 四柳浩之, 橋爪正樹

電子情報通信学会技術研究報告(Web) 123(258(VLD2023 30-79)) 2023年
待機モードICの配線検査可能なバウンダリスキャンの動作検証

有元康滋, 四柳浩之, 奥本裕也, 宮谷康希, 橋爪正樹

電気・電子・情報関係学会四国支部連合大会講演論文集(CD-ROM) 2023 2023年
オフセットキャンセル型コンパレータ内インバータゲートの増幅度の温度依存性

小松原滉人, 大松正男, 四柳浩之, 橋爪正樹

電気・電子・情報関係学会四国支部連合大会講演論文集(CD-ROM) 2023 2023年
自動生成パターンの微小遅延故障検査用回路への適用性検討—Study on the Applicability of ATPG Pattern for DFT Circuit—VLSI設計技術 ; デザインガイア2018 : VLSI設計の新しい大地

谷口公貴, 四柳浩之, 橋爪正樹

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 118(334) 131-136 2018年12月
TDC組込み型バウンダリスキャンにおける遅延付加部の分割による検査時間の削減—Test Time Reduction by Separating Delay Lines in Boundary Scan Circuit with Embedded TDC—VLSI設計技術 ; デザインガイア2018 : VLSI設計の新しい大地

平井智士, 四柳浩之, 橋爪正樹

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 118(334) 119-124 2018年12月
TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減 (ディペンダブルコンピューティング)

平井智士, 四柳浩之, 橋爪正樹

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(444) 13-18 2018年2月20日
IDDT出現時間に基づく検査法の断線故障検出能力向上のための設計 (ディペンダブルコンピューティング) -- (デザインガイア2017 : VLSI設計の新しい大地)

神原東風, 大谷航平, 四柳浩之, 橋爪正樹

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(274) 125-130 2017年11月6日
IEEE Std.1149.1のBC_1タイプのバウンダリスキャンセルを用いた実装基板のオンライン配線検査法

薮井大輔, 四柳浩之, 橋爪正樹

マイクロエレクトロニクスシンポジウム論文集 27 351-354 2017年8月29日
到達不能状態を用いたSATベース順序回路のテスト不能故障判定法 (ディペンダブルコンピューティング)

二関森人, 細川利典, 吉村正義, 新井雅之, 四柳浩之, 橋爪正樹

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(466) 29-34 2017年2月21日
微小遅延故障テストのためのTDC組込み型スキャンFFの設計について (VLSI設計技術) -- (デザインガイア2016 : VLSI設計の新しい大地)

河塚信吾, 四柳浩之, 橋爪正樹

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(330) 105-110 2016年11月28日
論理値割当隣接線の選択による断線故障用テスト生成時間の削減 (ディペンダブルコンピューティング)

藤谷和依, 四柳浩之, 橋爪正樹

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(449) 13-18 2016年2月17日
A Built-in Electrical Test Circuit for Detecting Open Leads in Assembled PCB Circuits

Takumi Miyabe, Masaki Hashizume, Hiroyuki Yotsuyanagi, Shyue-Kung Lu, Zvi Roth

2016 International Conference on Electronics Packaging (ICEP) 451-455 2016年
A Power Supply Circuit for Interconnect Tests Based on Injected Charge Volume of 3D IC

Kouhei Ohtani, Masaki Hashizume, Daisuke Suga, Hiroyuki Yotsuyanagi, Shyue-Kung Lu

2016 IEEE CPMT SYMPOSIUM JAPAN (ICSJ) 139-140 2016年
Testability for Resistive Open Defects by Electrical Interconnect Test of 3D ICs without Boundary Scan Flip Flops

Fara Ashikin Binti Ali, Masaki Hashizume, Yuki Ikiri, Hiroyuki Yotsuyanagi, Shyue-Kung Lu

2016 IEEE CPMT SYMPOSIUM JAPAN (ICSJ) 137-138 2016年

もっとみる

書籍等出版物

Three-Dimensional Integration of Semiconductors --- Processing, Materials, and Applications --- Trends in 3D Integrated Circuit (3D-IC) Testing Technology

Kondo Kazuo, Kada Morihiro, Takahashi Kenji, Takahashi Hiroshi, Wang Senling, Kameyama Shuichi, Higami Yoshinobu, 四柳浩之, 橋爪正樹, Lu Shyue-Kung, Roth Zvi, .et .al

Springer 2015年12月
LSIテスティングハンドブック

.LSIテスティング学会, 橋爪正樹, 四柳浩之

株式会社オーム社 2008年11月
パソコンによるLisp入門-増補版-

山本博資, 橋爪正樹

森北出版 1986年7月20日
パソコンによるLisp入門

山本博資, 橋爪正樹

森北出版 1985年7月20日

担当経験のある科目(授業)

もっとみる

所属学協会

1993年 - 現在

エレクトロニクス実装学会
1985年 - 現在

IEEE
1979年10月 - 2022年3月

電子情報通信学会

共同研究・競争的資金等の研究課題

ダイ間配線の出荷後電気検査をも可能にする組込み型検査回路に関する研究

日本学術振興会科学研究費助成事業基盤研究(C) 2023年4月 - 2026年3月

橋爪正樹, 四柳浩之
ＩＣチップの入出力信号線の弛張発振回路を用いた破断予兆検出法に関する研究

日本学術振興会科学研究費助成事業基盤研究(B) 2017年4月 - 2021年3月

橋爪正樹, 四柳浩之, 横山洋之, 多田哲生
タイミングウインドウ内の電荷供給量によるＩＣの電流テスト法に関する研究

日本学術振興会科学研究費助成事業挑戦的萌芽研究 2015年4月 - 2017年3月

橋爪正樹
組み込み型電圧変動センサを用いた動的電流テスト法に関する研究

日本学術振興会科学研究費助成事業挑戦的萌芽研究 2012年4月 - 2014年3月

橋爪正樹
バウンダリスキャンテストによる半断線検出を可能にする検査容易化回路の開発

科学技術振興機構産学が連携した研究開発成果の展開/研究成果展開事業/研究成果最適展開支援プログラム(A-STEP)/探索タイプ 2013年 - 2013年

橋爪正樹
SoC内DA変換器の電流テスト容易化設計法に関する研究

日本学術振興会科学研究費助成事業挑戦的萌芽研究 2010年 - 2011年

橋爪正樹
BGA ICのコンタクト不良検出用センサの開発

科学技術振興機構産学が連携した研究開発成果の展開/研究成果展開事業/地域事業/地域イノベーション創出総合支援事業/シーズ発掘試験 2008年 - 2008年

橋爪正樹
SoC、SiPの断線・短絡故障の電流テスト法に関する研究

日本学術振興会科学研究費助成事業基盤研究(C) 2006年 - 2008年

橋爪正樹
ディープサブミクロンCMOS論理回路内断線故障の電気的検査法に関する研究

日本学術振興会科学研究費助成事業基盤研究(C) 2003年 - 2005年

橋爪正樹
CMOS論理回路の電源電流測定による断線故障検出法に関する研究

日本学術振興会科学研究費助成事業基盤研究(C) 2001年 - 2002年

橋爪正樹

橋爪正樹

基本情報

研究分野

経歴

学歴

受賞

論文

MISC

書籍等出版物

担当経験のある科目(授業)

所属学協会

共同研究・競争的資金等の研究課題

メニュー

共著者の一覧