高前田伸也 (Shinya TAKAMAEDA) - マイポータル

基本情報

所属: 東京大学大学院情報理工学系研究科コンピュータ科学専攻准教授
: 特定国立研究開発法人理化学研究所革新知能統合研究センター (AIP) チームディレクター

学位: 博士（工学）(東京工業大学)

J-GLOBAL ID: 201601010643611561
researchmap会員ID: B000266189

外部リンク: https://sites.google.com/site/shinyaty/

研究キーワード

研究分野

経歴

2025年10月 - 現在

情報・システム研究機構, データサイエンス共同利用基盤施設セキュアコンピュータシステム研究開発センター, 客員准教授
2025年4月 - 現在

特定国立研究開発法人理化学研究所, 革新知能統合研究センター (AIP), チームディレクター
2019年10月 - 現在

東京大学, 大学院情報理工学系研究科コンピュータ科学専攻, 准教授
2018年10月 - 2022年3月

科学技術振興機構, さきがけ研究者
2019年4月 - 2019年9月

北海道大学, 大学院情報科学研究院情報エレクトロニクス部門, 准教授
2016年12月 - 2019年9月

北海道大学, 電子科学研究所附属社会創造数学研究センター, 准教授（兼務）
2016年10月 - 2019年3月

北海道大学, 大学院情報科学研究科情報エレクトロニクス専攻, 准教授
2014年4月 - 2016年9月

奈良先端科学技術大学院大学, 情報科学研究科, 助教
2011年4月 - 2014年3月

独立行政法人日本学術振興会, 特別研究員 (DC1)

学歴

2011年4月 - 2014年3月

東京工業大学, 大学院情報理工学研究科, 計算工学専攻
2009年4月 - 2011年3月

東京工業大学, 大学院情報理工学研究科, 計算工学専攻
2007年4月 - 2009年3月

東京工業大学, 工学部, 情報工学科
2002年4月 - 2007年3月

福島工業高等専門学校, 電気工学科

論文

Real-time tone mapping: a survey and cross-implementation hardware benchmark

欧亜非, Ambalathankandy Prasoon, 池辺将之, 高前田伸也, 本村真人, 浅井哲也

IEEE Transactions on Circuits and Systems for Video Technology 32(5) 2666-2686 2022年5月5日査読有り
A 96-MB 3D-Stacked SRAM Using Inductive Coupling with 0.4-V Transmitter, Termination Scheme and 12:1 SerDes in 40-nm CMOS

Kota Shiba, Tatsuo Omori, Kodai Ueyoshi, Shinya Takamaeda-Yamazaki, Masato Motomura, Mototsugu Hamada, Tadahiro Kuroda

IEEE Transactions on Circuits and Systems I: Regular Papers 68(2) 692-703 2021年2月1日
Selective Fine-Tuning on a Classifier Ensemble: Realizing Adaptive Neural Networks with a Diversified Multi-Exit Architecture

Kazutoshi Hirose, Shinya Takamaeda-Yamazaki, Jaehoon Yu, Masato Motomura

IEEE Access 9 6179-6187 2021年
A hardware-efficient weight sampling circuit for Bayesian neural networks

平山侑樹, 浅井哲也, 本村真人, 高前田伸也

International Journal of Networking and Computing 10(2) 84-93 2020年7月1日査読有り
A 3D-stacked SRAM using inductive coupling with low-voltage transmitter and 12:1 serdes

Kota Shiba, Tatsuo Omori, Kodai Ueyoshi, Kota Ando, Kazutoshi Hirose, Shinya Takamaeda-Yamazaki, Masato Motomura, Mototsugu Hamada, Tadahiro Kuroda

Proceedings - IEEE International Symposium on Circuits and Systems 2020- 2020年
STATICA: A 512-Spin 0.25M-Weight Annealing Processor With an All-Spin-Updates-at-Once Architecture for Combinatorial Optimization With Complete Spin-Spin Interactions

Kasho Yamamoto, Kazushi Kawamura, Kota Ando, Normann Mertig, Takashi Takemoto, Masanao Yamaoka, Hiroshi Teramoto, Akira Sakai, Shinya Takamaeda-Yamazaki, Masato Motomura

IEEE Journal of Solid-State Circuits 56(1) 1-1 2020年査読有り
7.3 STATICA: A 512-Spin 0.25M-Weight Full-Digital Annealing Processor with a Near-Memory All-Spin-Updates-at-Once Architecture for Combinatorial Optimization with Complete Spin-Spin Interactions.

Kasho Yamamoto, Kota Ando, Normann Mertig, Takashi Takemoto, Masanao Yamaoka, Hiroshi Teramoto, Akira Sakai, Shinya Takamaeda-Yamazaki, Masato Motomura

2020 IEEE International Solid- State Circuits Conference(ISSCC) 138-140 2020年査読有り
Hardware/Algorithm Co-optimization for Fully-Parallelized Compact Decision Tree Ensembles on FPGAs.

Taiga Ikeda, Kento Sakurada, Atsuyoshi Nakamura, Masato Motomura, Shinya Takamaeda-Yamazaki

Applied Reconfigurable Computing. Architectures, Tools, and Applications - 16th International Symposium(ARC) 345-357 2020年査読有り
An Adaptive Global and Local Tone Mapping Algorithm Implemented on FPGA.

Prasoon Ambalathankandy, Masayuki Ikebe, Takayuki Yoshida, Takeshi Shimada, Shinya Takamaeda, Masato Motomura, Tetsuya Asai

IEEE Transactions on Circuits and Systems for Video Technology 30(9) 3015-3028 2020年
Radiography Contrast Enhancement: Smoothed LHE Filter a Practical Solution for Digital X-Rays with Mach Band

Prasoon Ambalathankandy, Yafei Ou, Jyotsna Kochiyil, Shinya Takamaeda, Masato Motomura, Tetsuya Asai, Masayuki Ikebe

2019 Digital Image Computing: Techniques and Applications (DICTA) 2019年12月
A Resource-Efficient Weight Sampling Method for Bayesian Neural Network Accelerators

Yuki Hirayama, Tetsuya Asai, Masato Motomura, Shinya Takamaeda-Yamazaki

Proceedings - 2019 7th International Symposium on Computing and Networking, CANDAR 2019 137-142 2019年11月1日
A study on a low power optimization algorithm for an edge-AI Device

金子竜也, 折茂健太郎, 肥田格, 高前田伸也, 池辺将之, 本村真人, 浅井哲也

Nonlinear Theory and Its Applications E10-N(4) 373-389 2019年10月1日査読有り
Hardware-oriented algorithm and architecture for generative adversarial networks

金子竜也, 池辺将之, 高前田伸也, 本村真人, 浅井哲也

Journal of Signal Processing 23(4) 151-154 2019年7月20日査読有り
DeltaNet: Differential binary neural network

Yuka Oba, Kota Ando, Tetsuya Asai, Masato Motomura, Shinya Takamaeda-Yamazaki

Proceedings of the International Conference on Application-Specific Systems, Architectures and Processors 2019- 39 2019年7月1日
QUEST: Multi-Purpose Log-Quantized DNN Inference Engine Stacked on 96-MB 3-D SRAM Using Inductive Coupling Technology in 40-nm CMOS

Kodai Ueyoshi, Kota Ando, Kazutoshi Hirose, Shinya Takamaeda-Yamazaki, Mototsugu Hamada, Tadahiro Kuroda, Masato Motomura

IEEE Journal of Solid-State Circuits 54(1) 186-196 2019年1月
Radiography Contrast Enhancement: Smoothed LHE Filter a Practical Solution for Digital X-rays with Mach band

Prasoon Ambalathankandy, Yafei Ou, Jyotsna Kochiyil, Masato Motomura, Shinya Takamaeda, Tetsuya Asai, Masayuki Ikebe

2019 DIGITAL IMAGE COMPUTING: TECHNIQUES AND APPLICATIONS (DICTA) 478-485 2019年
Dither NN: Hardware/Algorithm Co-Design for Accurate Quantized Neural Networks.

Kota Ando, Kodai Ueyoshi, Yuka Oba, Kazutoshi Hirose, Ryota Uematsu, Takumi Kudo, Masayuki Ikebe, Tetsuya Asai, Shinya Takamaeda-Yamazaki, Masato Motomura

IEICE Transactions on Information & Systems 102-D(12) 2341-2353 2019年
FPGA-Based Annealing Processor with Time-Division Multiplexing.

Kasho Yamamoto, Masayuki Ikebe, Tetsuya Asai, Masato Motomura, Shinya Takamaeda-Yamazaki

IEICE Transactions on Information & Systems 102-D(12) 2295-2305 2019年
Real-time HDTV to 4K and 8K-UHD conversions using anti-aliasing based super resolution algorithm on FPGA

Ambalathankandy Prasoon, 高前田伸也, 本村真人, 浅井哲也, 池辺将之, 草野穂高

Microprocessors and Microsystems 60 21-31 2018年12月1日査読有り
Quantization error-based regularization for hardware-aware neural network training

廣? 一俊, 植松瞭太, 安藤洸太, 植吉晃大, 池辺将之, 浅井哲也, 本村真人, 高前田伸也

Nonlinear Theory and Its Applications E9-N(4) 453-465 2018年10月1日査読有り

もっとみる

MISC

Dither NN:画像処理から着想を得た組込み向け量子化ニューラルネットワークの精度向上手法

安藤洸太, 植吉晃大, 大羽由華, 廣瀬一俊, 工藤巧, 池辺将之, 浅井哲也, 高前田伸也, 本村真人

電子情報通信学会技術研究報告 119(18(RECONF2019 1-19)(Web)) 2019年
前庭動眼反射を考慮した初期聴覚モデルの考察と回路評価

池上高広, 池辺将之, 高前田伸也, 本村真人, 浅井哲也

電子情報通信学会技術研究報告 118(173(ICD2018 14-38)) 2018年
対数量子化を用いた可変長ビットシリアル型DNNアクセラレータの面積最適化手法

工藤巧, 植吉晃大, 安藤洸太, 植松瞭太, 廣瀬一俊, 池辺将之, 浅井哲也, 本村真人, 高前田伸也

電子情報通信学会技術研究報告 118(63(RECONF2018 1-18)(Web)) 2018年
二値化ニューラルネットワークに基づいたハードウェア指向高精度モデルの検討

大羽由華, 安藤洸太, 廣瀬一俊, 植吉晃大, 植松瞭太, 工藤巧, 黒川圭一, 池辺将之, 浅井哲也, 本村真人 …

電子情報通信学会技術研究報告 118(63(RECONF2018 1-18)(Web)) 2018年
ZDDを用いた三角形分割パターンの列挙とその応用に向けて

熊澤輝顕, 鈴木浩史, 石畠正和, 浅井哲也, 池辺将之, 本村真人, 高前田伸也

人工知能学会人工知能基本問題研究会資料 106th 2018年
量子化誤差を考慮したニューラルネットワークの学習手法 (特集「人と接する人工知能技術」および一般)

廣瀬一俊, 安藤洸太, 植吉晃大, 池辺将之, 浅井哲也, 本村真人, 高前田伸也

人工知能基本問題研究会 104 1-4 2017年8月8日
貫通電流の時間変動を抑制したTDC + Single-Slope ADCの回路構成 (シリコン材料・デバイス)

横山紗由里, 池辺将之, 羅晳珍, 高前田伸也, 本村真人, 浅井哲也

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(166) 27-30 2017年7月31日
招待講演アルゴリズムとハードウェアの協調設計による新時代コンピューティング (シリコン材料・デバイス)

高前田伸也

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(166) 1-6 2017年7月31日
熱雑音抑制型サンプルホールド回路を用いたイオン飛行時間計測用SOIイメージセンサ (シリコン材料・デバイス)

羅晳珍, 池辺将之, 横山紗由里, 高前田伸也, 本村真人, 浅井哲也, 間久直, 藤田陽一, 新井康夫

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(166) 35-38 2017年7月31日
依頼講演 BRein Memory : バイナリ・インメモリ再構成型深層ニューラルネットワークアクセラレータ (集積回路)

安藤洸太, 植吉晃大, 折茂健太郎, 米川晴義, 佐藤真平, 中原啓貴, 池辺将之, 浅井哲也, 高前田伸也, 黒田忠広 …

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(167) 101-106 2017年7月31日
高次数イジングネットワークの時分割処理方式の検討 (コンピュータシステム)

山本佳生, 熊澤輝顕, 池辺将之, 浅井哲也, 本村真人, 高前田伸也

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(153) 83-88 2017年7月26日
依頼講演 BRein Memory : バイナリ・インメモリ再構成型深層ニューラルネットワークアクセラレータ (情報センシング)

安藤洸太, 植吉晃大, 折茂健太郎, 米川晴義, 佐藤真平, 中原啓貴, 池辺将之, 浅井哲也, 高前田伸也, 黒田忠広 …

映像情報メディア学会技術報告 = ITE technical report 41(25) 101-106 2017年7月
貫通電流の時間変動を抑制したTDC+Single-Slope ADCの回路構成 (情報センシング)

横山紗由里, 池辺将之, 羅晳珍, 高前田伸也, 本村真人, 浅井哲也

映像情報メディア学会技術報告 = ITE technical report 41(25) 27-30 2017年7月
時分割多重機構を用いた高密度FPGAイジングマシン (ディペンダブルコンピューティング)

山本佳生, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(45) 21-26 2017年5月22日
二値化ニューラルネットワークアクセラレータのアーキテクチャ検討 (リコンフィギャラブルシステム)

安藤洸太, 植吉晃大, 廣瀬一俊, 折茂健太郎, 植松瞭太, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(46) 13-16 2017年5月22日
FPGAを用いたCNNの最適ハードウェア構成とその二値化検討 (リコンフィギャラブルシステム)

植吉晃大, 安藤洸太, 折茂健太郎, 高前田伸也, 池辺将之, 本村真人, 浅井哲也

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(46) 31-36 2017年5月22日
対数量子化による深層ニューラルネットワークのメモリ量削減 (コンピュータシステム)

廣瀬一俊, 植松瞭太, 安藤洸太, 折茂健太郎, 植吉晃大, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(44) 39-44 2017年5月22日
動的再構成ハードウェアアーキテクチャを活かしたCNNの実装と評価 (リコンフィギャラブルシステム)

植松瞭太, 廣瀬一俊, 安藤洸太, 折茂健太郎, 植吉晃大, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(46) 1-6 2017年5月22日
時分割多重機構を用いた高密度FPGAイジングマシン (コンピュータシステム)

山本佳生, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(44) 21-26 2017年5月22日
メモリアクセスパターンを考慮した遅延評価によるZDD構築の高速化

熊澤輝顕, 高前田伸也, 池辺将之, 浅井哲也, 本村真人

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 71-74 2017年5月11日

もっとみる

共同研究・競争的資金等の研究課題

ゆらぎの熱力学に基づく確率的コンピューティング基盤の創出

日本学術振興会科学研究費助成事業基盤研究(A) 2023年4月 - 2028年3月

高前田伸也, 伊藤創祐, 金澤輝代士, 吉岡健太郎
D3-AI: 多様性と環境変化に寄り添う分散機械学習基盤の創出

戦略的な研究開発の推進戦略的創造研究推進事業 CREST 2021年10月 - 2027年3月

高前田伸也, 吉岡健太郎, 今泉允聡, 高瀬英希, 木谷友哉
性能最適化が容易なマルチパラダイム型高位合成フレームワークの創出

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2019年4月 - 2023年3月

高前田伸也
知能コンピューティングを加速する自己学習型・革新的アーキテクチャ基盤技術の創出

日本学術振興会科学研究費助成事業基盤研究(S) 基盤研究(S) 2018年6月 - 2023年3月

本村真人, 浅井哲也, 池辺将之, 高前田伸也
アーキテクチャとアルゴリズムの協調による高効率深層学習システムの創出

戦略的な研究開発の推進戦略的創造研究推進事業さきがけ 2018年10月 - 2022年3月

高前田伸也
深層畳み込みニューラルネットと有用画像処理における共有演算能力の相互変換手法

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2018年4月 - 2021年3月

池辺将之, 高前田伸也
メモリ性能を最大限活用するFPGAアクセラレータ最適設計フレームワーク

日本学術振興会科学研究費助成事業若手研究(B) 若手研究(B) 2016年4月 - 2018年3月

高前田伸也
メニーコア時代のHW/SW研究を加速するスケーラブルなHWシミュレータの開発

日本学術振興会科学研究費助成事業特別研究員奨励費特別研究員奨励費 2011年 - 2013年

山崎伸也

高前田伸也

基本情報

研究キーワード

研究分野

経歴

学歴

論文

MISC

共同研究・競争的資金等の研究課題

メニュー

共著者の一覧