テクノロジーノードが32nm以細のデバイスにおいて、配線の実効誘電率を低減するため、Porous Low-k膜を直接研磨するDirect-CMPプロセスの実現が求められている。しかしながら、このDirect-CMPプロセスは、層間膜の破壊電圧(=耐圧)が劣化する問題を抱えている。本論文では、Direct-CMP時に発生するピット欠陥が引き起こす耐圧劣化について報告する。さらに、マイクロポア密度の低い研磨パッドを用いることで、ピット欠陥を低減し、耐圧劣化を改善した。また、ピット低減のメカニズムについて考察する。