論文

2015年

バックゲート表面電位固定構造を用いた 完全空乏化SOIピクセル検出器の性能評価

情報センシング研究会(IST)
  • 亀濱博紀

39
35(IST2015 43-56)
開始ページ
37
終了ページ
40
記述言語
日本語
掲載種別
DOI
10.11485/itetr.39.35.0_37
出版者・発行元
一般社団法人 映像情報メディア学会

本稿では、バックゲート正面電位固構造を用いた新しい定完全空乏化SOIピクセル検出器を提案する。提案する検出器ではSOI層の回路動作を安定的に保ちながら、変換ゲインを高めることができる。また、2重ドーピング技術はバックゲート表面付近でのホールに対するポテンシャルバリアを形成し、裏面電圧の変動に対して安定性を高めることができる。提案するピクセル検出器の構造のポテンシャル分布のシミュレーション結果、測定結果を報告する。

リンク情報
DOI
https://doi.org/10.11485/itetr.39.35.0_37
J-GLOBAL
https://jglobal.jst.go.jp/detail?JGLOBAL_ID=201502204066326971
CiNii Books
http://ci.nii.ac.jp/ncid/AN1059086X
CiNii Research
https://cir.nii.ac.jp/crid/1390282679505162240?lang=ja
URL
http://id.ndl.go.jp/bib/026775279
ID情報
  • DOI : 10.11485/itetr.39.35.0_37
  • ISSN : 1342-6893
  • eISSN : 2424-1970
  • J-Global ID : 201502204066326971
  • CiNii Articles ID : 130006090798
  • CiNii Books ID : AN1059086X
  • CiNii Research ID : 1390282679505162240

エクスポート
BibTeX RIS