名古屋彰 (Akira Nagoya) - マイポータル

基本情報

所属: 岡山大学 (名誉教授)

学位: 博士（情報学）(京都大学)

J-GLOBAL ID: 201201075634529865
researchmap会員ID: 7000000114

外部リンク: http://www.arc.cs.okayama-u.ac.jp/~nagoya/

研究キーワード

研究分野

経歴

2021年4月 - 現在

岡山大学, 名誉教授
2006年4月 - 2021年3月

岡山大学, 大学院自然科学研究科, 教授
1992年4月 - 2006年3月

NTT, 研究所, 主幹研究員
1989年2月 - 1992年3月

NTT, 研究所, 主任研究員
1990年8月 - 1991年8月

イリノイ大学, 計算機科学科, 客員研究員
1987年7月 - 1989年2月

NTT, 人事部, 担当課長
1987年2月 - 1987年7月

NTT, 研究所, 主任研究員
1980年4月 - 1987年2月

NTT, 研究所, 研究員

学歴

1978年4月 - 1980年3月

京都大学, 大学院工学研究科, 電子工学専攻
1974年4月 - 1978年3月

京都大学, 工学部, 電気系学科

委員歴

2013年 - 現在

電子情報通信学会, シニア会員
2008年5月 - 2021年5月

特定非営利活動法人パルテノン研究会, 運営委員長
2015年 - 2021年

情報処理学会, シニア会員
2013年5月 - 2015年5月

電子情報通信学会, 再生可能集積システム時限研究会 (RIS) 副委員長
2009年5月 - 2011年5月

電子情報通信学会, リコンフィギャラブルシステム研究会 (RECONF) 委員長
2003年5月 - 2009年5月

電子情報通信学会, リコンフィギャラブルシステム研究会 (RECONF) 副委員長
1999年 - 2000年

IEEE Kansai Section, Membership Development Committee
1997年5月 - 1999年5月

電子情報通信学会, コンピュータシステム研究会 (CPSY) 副委員長

受賞

論文

Acceleration of Analysis Processing on Decentralized Performance Profiling System Using Virtual Machines

Masao Yamamoto, Kohta Nakashima, Toshihiro Yamauchi, Akira Nagoya, Hideo Taniguchi

6th International Workshop on Computer Systems and Architecture (CSA2018) 2018年11月査読有り
A general framework to use various decomposition methods for LUT network synthesis

S Yamashita, H Sawada, A Nagoya

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES E84A(11) 2915-2922 2001年11月査読有り
Solving satisfiability problems using reconfigurable computing

T Suyama, M Yokoo, H Sawada, A Nagoya

IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS 9(1) 109-116 2001年2月査読有り
A general framework to use various decomposition methods for LUT network synthesis

Shigeru Yamashita, Hiroshi Sawada, Akira Nagoya

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E84-A(11) 2915-2922 2001年
Self-reorganising systems on VLSI circuits

H. Nakada, H. Ito, R. Konishi, A. Nagoya, K. Oguri, T. Shiozawa, N. Imlig

Materials Research Society Symposium - Proceedings 626 IV310-IV313 2001年
Dynamically reconfigurable logic LS1-PCA-1

H Ito, R Konishi, H Nakada, K Oguri, A Nagoya, N Imlig, K Nagami, T Shiozawa, M Inamori

2001 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS 103-106 2001年査読有り
PCA-1: A fully asynchronous, self-reconfigurable LSI

R Konishi, H Ito, H Nakada, A Nagoya, K Oguri, N Imlig, T Shiozawa, M Inamori, K Nagami

SEVENTH INTERNATIONAL SYMPOSIUM ON ASYNCHRONOUS CIRCUITS AND SYSTEMS, PROCEEDINGS 54-61 2001年査読有り
Efficient kernel generation based on implicit cube set representations and its applications

H Sawada, S Yamashita, A Nagoya

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES E83A(12) 2513-2519 2000年12月査読有り
SPFD: A new method to express functional flexibility

S Yamashita, H Sawada, A Nagoya

IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS 19(8) 840-849 2000年8月査読有り
An efficient framework of using various decomposition methods to synthesize LUT networks and its evaluation.

Shigeru Yamashita, Hiroshi Sawada, Akira Nagoya

Proceedings of ASP-DAC 2000, Asia and South Pacific Design Automation Conference 2000(ASP-DAC) 253-258 2000年
Solving satisfiability problems on FPGAs using experimental unit propagation

Takayuki Suyama, Makoto Yokoo, Akira Nagoya

Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics) 1713 434-445 1999年査読有り
Solving satisfiability problems on FPGAs using experimental unit propagation heuristic

Takayuki Suyama, Makoto Yokoo, Akira Nagoya

Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics) 1586 709-711 1999年査読有り
An integrated approach for synthesizing LUT networks

S Yamashita, H Sawada, A Nagoya

NINTH GREAT LAKES SYMPOSIUM ON VLSI, PROCEEDINGS 136-139 1999年査読有り
Summation algorithms on constrained reconfigurable meshes

A Matsuura, A Nagoya

FOURTH INTERNATIONAL SYMPOSIUM ON PARALLEL ARCHITECTURES, ALGORITHMS, AND NETWORKS (I-SPAN'99), PROCEEDINGS 400-405 1999年査読有り
Restructuring logic representations with simple disjunctive decompositions

H Sawada, S Yamashita, A Nagoya

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES E81A(12) 2538-2544 1998年12月査読有り
An efficient method for finding an optimal bi-decomposition

S Yamashita, H Sawada, A Nagoya

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES E81A(12) 2529-2537 1998年12月査読有り
Restructuring logic representations with simple disjunctive decompositions

Hiroshi Sawada, Shigeru Yamashita, Akira Nagoya

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E81-A(12) 2538-2544 1998年
New methods to find optimal non-disjoint bi-decompositions

S Yamashita, H Sawada, A Nagoya

PROCEEDINGS OF THE ASP-DAC '98 - ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE 1998 WITH EDA TECHNO FAIR '98 59-68 1998年査読有り
Restructuring logic representations with easily detectable simple disjunctive decompositions

H Sawada, S Yamashita, A Nagoya

DESIGN, AUTOMATION AND TEST IN EUROPE, PROCEEDINGS 755-759 1998年査読有り
Logic synthesis for look-up table based FPGAs using functional decomposition and Boolean resubstitution

H Sawada, T Suyama, A Nagoya

IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS E80D(10) 1017-1023 1997年10月査読有り

もっとみる

MISC

種々の並列処理ハードウェアをターゲットとするアプリケーション設計環境Adviceの提案

古島直道, 渡邊誠也, 名古屋彰

研究報告組込みシステム（EMB） 2015(4) 1-6 2015年2月27日
種々の並列処理ハードウェアをターゲットとするアプリケーション設計環境Adviceの提案

古島直道, 渡邊誠也, 名古屋彰

研究報告システムとLSIの設計技術（SLDM） 2015(4) 1-6 2015年2月27日
C-011 動的再構成可能ハードウェアの設計におけるJHDL利用手法の提案(リコンフィギャラブルシステムと応用,C分野:ハードウェア・アーキテクチャ)

古島直道, 渡邊誠也, 名古屋彰

情報科学技術フォーラム講演論文集 10(1) 407-412 2011年9月7日
PARTHENONの論理回路最適化プログラムの利用技法

名古屋彰

第17回PARTHENON講習会資料(CD-R) 1-24 2011年
PARTHENONの概要

名古屋彰

第17回PARTHENON講習会資料(CD-R) 1-10 2011年
研究最前線リコンフィギャラブルシステム研究会

名古屋彰

電子情報通信学会情報・システムソサイエティ誌 16(1) 4-5 2011年
Network processor for high-speed network and quick programming

Takahiro Murooka, Akira Nagoya, Toshiaki Miyazaki, Hiroyuki Ochi, Yukihiro Nakamura

JOURNAL OF CIRCUITS SYSTEMS AND COMPUTERS 16(1) 65-79 2007年2月
自律再構成可能アーキテクチャPCAの構成手法

名古屋彰, 小栗清, 中村行宏

電子情報通信学会論文誌 D J89-D(6) 1110-1119 2006年
Implementation Methods for Autonomously Reconfigurable Architecture PCA

A. Nagoya, K. Oguri, Y. Nakamura

Transactions of IEICEJ J89-D(6) 1110-1119 2006年
Dynamically reconfigurable logic LSI: PCA-2

H Ito, R Konishi, H Nakada, H Tsuboi, Y Okuyama, A Nagoya

IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS E87D(8) 2011-2020 2004年8月
自律再構成可能なハードウェア - プラスティックセルアーキテクチャ(PCA) -

名古屋彰

電子情報通信学会誌 Vol. 87, No. 4, pp. 303-308 2004年
Asynchronous Dynamically Reconfigurable Logic LSIs Suitable for Technology Scaling

H. Ito, R. Konishi, H. Nakada, Y. Okuyama, A. Nagoya, T. Izumi, Y. Nakamura

Proc. of 12th Workshop on Synthesis and System Integration of Mixed Information Technologies 2004年
Dynamically reconfigurable logic LSI PCA-1: The first realization of the Plastic Cell Architecture

H Ito, R Konishi, H Nakada, K Oguri, M Inamori, A Nagoya

IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS E86D(5) 859-867 2003年5月
Concept and implementation of run-time resource management system operating on autonomously reconfigurable architecture

Y Nakane, K Nagami, T Shiozawa, A Nagoya

2003 IEEE INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE TECHNOLOGY (FPT), PROCEEDINGS 136-143 2003年
動的再構成可能論理LSI PCA-2の開発

伊藤秀之, 小西隆介, 中田広, 坪井秀幸, 名古屋彰

情報処理学会/電子情報通信学会第2回情報科学技術フォーラム(FIT 2003) 情報技術レターズ 2003年
Asynchronous bit-serial datapath for object-oriented reconfigurable architecture PCA

K Oguri, Y Shibata, A Nagoya

ADVANCES IN COMPUTER SYSTEMS ARCHITECTURE 2823 54-68 2003年
Dynamically Reconfigurable Logic LSI designed as Fully Asynchronous System - PCA-2

H. Ito, R. Konishi, H. Nakada, H. Tsuboi, A. Nagoya

Proc. of COOL Chips VI 2003年
Solving satisifiability problems by using reconfigurable hardware

T Suyama, M Yokoo, H Sawada, A Nagoya

ELECTRONICS AND COMMUNICATIONS IN JAPAN PART II-ELECTRONICS 86(3) 35-46 2003年
動的再構成可能ハードウェア上へのスケーラブルスイッチの実装に関する検討

坪井秀幸, 塩澤恒道, 奥山祐市, 名古屋彰

電子情報通信学会技術研究報告. CPSY, コンピュータシステム 102(478) 49-54 2002年11月21日
自己再構成機能をもつ非同期式LSIの回路高速化の検討

小西隆介, 伊藤秀之, 中田広, 名古屋彰

電子情報通信学会技術研究報告. VLD, VLSI設計技術 102(476) 133-138 2002年11月21日

もっとみる

書籍等出版物

リコンフィギャラブルシステム

オーム社 2005年 (ISBN: 427420071X)
Reconfigurable Systems

Ohmsha 2005年 (ISBN: 427420071X)
はじめてのPARTHENON

CQ出版社 1994年 (ISBN: 4789837998)
ASIC技術の基礎と応用

電子情報通信学会 1994年 (ISBN: 4885521203)
PARTHENON for the First Time

CQ Publishing Co., Ltd. 1994年 (ISBN: 4789837998)
ASIC Technology: Fundamentals and Applications

IEICE 1994年 (ISBN: 4885521203)
High-level VLSI Synthesis

Kluwer Academic Publishers 1991年 (ISBN: 0792391594)
High-level VLSI Synthesis

Kluwer Academic Publishers 1991年 (ISBN: 0792391594)

講演・口頭発表等

任意精度演算器のSFL記述の自動生成に関する研究

電子情報通信学会 2018年総合大会学生ポスターセッション予稿集, ISS-P-036, p. 93 2018年
Intel HLS Compilerを用いた画像処理ハードウェア設計に関する検討

電子情報通信学会 2018年総合大会学生ポスターセッション予稿集, ISS-P-035, p. 92 2018年
プログラマブルSoC向けの高位合成によるCNN設計手法に関する研究

第43回パルテノン研究会資料集, pp.47-48 2017年
ハードウェア記述言語FSLの拡張に関する研究

第43回パルテノン研究会資料集, pp.41-46 2017年
SoC型FPGAを用いたゲーム木探索処理の実装

第43回パルテノン研究会資料集, pp.35-39 2017年
ウイルス検出エンジンのSoC型FPGAへの実装に関する検討

第43回パルテノン研究会資料集, pp.7-8 2017年
高位合成系Synthesijerによるハードウェア設計の評価

第43回パルテノン研究会資料集, pp.5-6 2017年
OpenCLを用いたマルチデバイス処理向けのタスク振り分け手法の検討

第43回パルテノン研究会資料集, pp.3-4 2017年
マルチコアプロセッサ向けプログラミング環境の比較・評価

第43回パルテノン研究会資料集, pp.1-2 2017年
FSL - A Sophisticated Hardware Description Language Inheriting Design Philosophy of SFL

2017 Taiwan and Japan Conference on Circuits and Systems (TJCAS 2017) 2017年
OpenCLを用いた各種計算資源向けの設計環境の評価

電子情報通信学会 2017年総合大会学生ポスターセッション予稿集, ISS-P-135, p. 135 2017年
プログラマブルSoC向けの高位合成による設計環境の評価

電子情報通信学会 2017年総合大会学生ポスターセッション予稿集, ISS-P-62, p. 62 2017年
仮想計算機を利用した性能プロファイリングシステムの分散化

情報処理学会研究報告, 2017-OS-139(8), pp. 1-8 2017年
LBP特徴量を用いた画像認識のFPGA実装

第42回パルテノン研究会資料集, pp.45-46 2016年
多倍長精度演算の高速化手法の検討

第42回パルテノン研究会資料集, pp.43-44 2016年
Scala記述のOpenCLカーネルからのハードウェア記述生成手法の検討

第42回パルテノン研究会資料集, pp.15-22 2016年
Sparkを利用した機械学習のGPUによる高速化手法の提案

The 18th IEEE Hiroshima Section Student Symposium (HISS), B4-54, pp. 410-413 2016年
SFLを用いたゲーム木探索処理ハードウェアのパイプライン実装

電気・情報関連学会平成28年中国支部連合大会講演論文集, R16-19-2, pp. 1-2 2016年
ハードウェア記述言語FSLの処理系におけるSFL Backendの実装

電気・情報関連学会平成28年中国支部連合大会講演論文集, R16-19-1, pp. 1-2 2016年
SFL/PARTHENONを用いた設計によるTraxのFPGA実装

第14回情報科学技術フォーラム(FIT 2015), イベント企画 The 2nd RECONF/CPSY/ARC/GI Traxデザインコンペティション, p. 21 2016年

もっとみる

担当経験のある科目(授業)

所属学協会

1992年 - 現在

特定非営利活動法人パルテノン研究会
1981年 - 現在

電子情報通信学会
2006年 - 2021年

ACM (The Association for Computing Machinery)
1999年 - 2021年

IEEE (The Institute of Electrical and Electronics Engineers, Inc.)
1981年 - 2021年

情報処理学会