2008年 - 2010年
TLM検証を高速化するモデルの抽象化技術とテストパタン生成技術の研究
日本学術振興会 科学研究費助成事業 基盤研究(B) 基盤研究(B)
- 課題番号
- 20300020
- 体系的課題番号
- JP20300020
- 担当区分
- 研究分担者
- 配分額
-
- (総額)
- 18,070,000円
- (直接経費)
- 13,900,000円
- (間接経費)
- 4,170,000円
ハードウェアだけでなく,マイクロプロセッサ上で動作するソフトウェアも含んだデジタルシステムの検証において用いられるトランザクションレベルモデリング(TLM)技術の効率化を目的として,その基盤要素技術の開発を行なった。具体的には、レジスタ転送レベルのハードウェア記述をTLMへ変換するTLMトランスレータの開発、および,SMTソルバアルゴリズムの効率化,シミュレーション高速化を目的としたFPGA用合成技術の開発を行なった.
- リンク情報
- ID情報
-
- 課題番号 : 20300020
- 体系的課題番号 : JP20300020