2005年9月12日
PCEによるマルチレイヤトラヒックエンジニアリング機能の実装と評価(フォトニックネットワーク向けデバイス, GMPLS, 光バースト/パケットスイッチング, 一般)
電子情報通信学会技術研究報告. PN, フォトニックネットワーク
- ,
- ,
- ,
- ,
- ,
- 巻
- 105
- 号
- 236
- 開始ページ
- 75
- 終了ページ
- 80
- 記述言語
- 日本語
- 掲載種別
- 出版者・発行元
- 社団法人電子情報通信学会
IPベースの制御プレーンによりSONET/SDHや光等の様々なレイヤを統合的に制御するGMPLS (Generalized Multi-protocol Label Switching)が提案されている.著者らはGMPLS網において大容量のIPトラヒックを経済的な収容を実現する技術として, これまでに動的な仮想トポロジ再構成によるマルチレイヤトラヒックエンジニアリングアルゴリズムを提案している[6].仮想トポロジとはGMPLSルータ間を接続するOptical LSP (Label Switched Path)の集合のことであり, トラヒック需要の変動に応じて仮想トポロジを再構成することで, 最大約40%網構築コストを削減可能であることを確認している.提案技術を実現するために, PCE (Path computation element)アーキテクチャに基づきシステムの試作をおこなった.本稿では, 試作システムを用いて性能評価を行ない, 提案技術の実現性について評価する.
- リンク情報
-
- CiNii Articles
- http://ci.nii.ac.jp/naid/110003223765
- CiNii Books
- http://ci.nii.ac.jp/ncid/AA11864040
- ID情報
-
- ISSN : 0913-5685
- CiNii Articles ID : 110003223765
- CiNii Books ID : AA11864040