MISC

2005年8月3日

オンチップRAM利用による電力性能の最適化と評価

情報処理学会研究報告計算機アーキテクチャ(ARC)
  • 高橋 睦史
  • ,
  • 佐藤三久
  • ,
  • 高橋 大介
  • ,
  • 朴 泰祐
  • ,
  • 中村 宏
  • ,
  • 近藤 正章
  • ,
  • 藤田 元信

2005
80
開始ページ
43
終了ページ
48
記述言語
日本語
掲載種別
出版者・発行元
一般社団法人情報処理学会

近年のプロセッサは消費電力あたりの性能が重要となっている.我々はキャッシュの代替としてオンチップRAMを用い,主記憶・プロセッサ間のデータ転送の最適化を行うことで電力性能を改善することを提案し,その有効性を確認するために実在のプロセッサSH4を利用して評価を行った.その結果,オンチップRAMを適切に使用することでデータ転送を最適化でき,Energy Delay Product (EDP)を最大で約15.2\削減できることがわかった.また,オンチップRAM・主記憶間でDMA転送がサポートされる場合はEDPを約26.3%削減できることがわかった.In recently years, power consumption per performance has become more important. We propose to improve power performance by optimizing data transfer with on-chip RAM which is a substitution of cache. To confirm affectivity of our proposal, we evaluate power consumption with SH4 commercial processor. The evaluation indicates that using on-chip RAM makes data transfer optimal, and the optimization reduces about 15.2% EDP (Energy Delay Product) at the maximum. If SH4's on-chip RAM supports DMA between the on-chip RAM and main memory, it is estimated that the optimization reduces about 26.3% EDP at the maximum.

リンク情報
CiNii Articles
http://ci.nii.ac.jp/naid/110002775570
CiNii Books
http://ci.nii.ac.jp/ncid/AN10096105
ID情報
  • ISSN : 0919-6072
  • CiNii Articles ID : 110002775570
  • CiNii Books ID : AN10096105
  • identifiers.cinii_nr_id : 9000004335125

エクスポート
BibTeX RIS