山下茂 (Shigeru YAMASHITA) - マイポータル

基本情報

所属: 立命館大学情報理工学部情報理工学科教授

学位: 博士 (情報学)(2001年7月京都大学)

研究者番号: 30362833
ORCID iD: https://orcid.org/0000-0002-2279-4644
J-GLOBAL ID: 200901020677380585
researchmap会員ID: 5000067559

外部リンク: http://www.ngc.is.ritsumei.ac.jp/~ger/

研究キーワード

研究分野

経歴

2012年4月

国立情報学研究所, 教授 (客員教授)
2009年4月

立命館大学, 情報理工学部, 教授
2009年4月

立命館大学情報理工学部教授
2003年4月 - 2009年3月

奈良先端科学技術大学院大学, 情報科学研究科, 助教授 (助教授(職名変更により准教授))
2003年4月 - 2009年3月

奈良先端科学技術大学院大学, 情報科学研究科, 助教授 ((職名変更により准教授))
2000年10月 - 2003年3月

科学技術振興事業団今井量子計算機構, 研究員・ポスドク (プロジェクト研究員（兼務）)
2000年10月 - 2003年3月

科学技術振興事業団今井量子計算機構プロジェクト研究員（兼務）
1995年8月 - 2003年3月

NTTコミュニケーション科学基礎研究所, 研究員・ポスドク (研究員)
1995年8月 - 2003年3月

NTTコミュニケーション科学基礎研究所研究員
1995年4月 - 2003年3月

日本電信電話株式会社

学歴

委員歴

225

2024年4月 - 現在

量子ソフトウェア研究運営委員会, 幹事
2020年1月 - 現在

科学技術振興機構ムーンショット型研究開発事業, 副構想ディレクター
2019年 - 現在

IEEE, Editorial Board Member of IEEE Circuits and Systems Magazine (CAS-M)
2015年 - 現在

AQIS (Asian Quantum Information Science Conference), AQIS Steering Committee Member, SC Secretary
2002年11月 - 現在

電子情報通信学会情報技術時限研究専門委員会, 専門委員
2002年11月 - 現在

電子情報通信学会量子情報技術時限研究専門委員会, 専門委員
2025年4月 - 2027年3月

情報処理学会, Transactions on System LSI Design Methodology (TSLDM) 編集委員
2025年 - 2026年

2026 IEICE Transactions A Special Section on Circuits and Systems, Guest Associate Editor
2025年1月 - 2026年1月

QUANTUM INNOVATION 2025, 組織委員
2023年4月 - 2025年3月

情報処理学会, Transactions on System LSI Design Methodology (TSLDM) 編集委員
2025年

2025 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), Publicity Chair
2025年

2025 ACM/IEEE Design Automation Conference (DAC), TPC member
2025年

SASIMI 2025, TPC sub-committee chair
2025年

2025 IEEE/ACM International Conference on Computer-Aided Design (ICCAD), TPC Member
2025年

2025 IEEE International Conference on Quantum Software (IEEE QSW), PC Member
2025年

2025 IEEE Design Automation and Test in Europe (DATE), TPC Member
2022年4月 - 2024年4月

情報処理学会量子ソフトウェア研究会, 主査
2022年4月 - 2024年3月

情報処理学会, 代表会員
2020年 - 2024年

情報処理学会関西支部, 支部委員
2020年 - 2024年

情報処理学会関西支部, 支部委員

もっとみる

受賞

2018年3月

The 21st Workshop on Synthesis And System Integration of Mixed Information technologies Best Paper Award
2018年

平成30年度電子情報通信学会基礎・境界ソサイエティ貢献賞, 電子情報通信学会
2014年1月

ASP-DAC 2014 Best Paper Candidate, ASP-DAC
2013年

IEEE Senior Member, IEEE
2011年3月

情報処理学会平成22年度山下記念研究賞
2011年3月

平成22年度丸文学術賞
2010年10月

The 16th Workshop on Synthesis And System Integration of Mixed Information technologies Best Paper Award
2010年5月

電子情報通信学会シニア会員
2001年6月

The 2000 IEEE Circuits and Systems Society Transactions on Computer-Aided Design of Integrated Circuits and Systems Best Paper Award
1997年12月

1997年度 NTT コミュニケーション科学研究所所長表彰受賞

論文

266

Accelerated Droplet Routing on MEDA Biochips Considering Shape-Dependent Velocity Models Through Guidance and Lower-Bound Constraints

Yuta Hamachiyo, Chiharu Shiro, Hiroki Nishikawa, Hiroyuki Tomiyama, Shigeru Yamashita

Applied Sciences 2026年1月30日
Simultaneous Routing with Washing Droplets Based on Shape-Dependent Velocity Model in MEDA Biochips

Chiharu Shiro, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama, Shigeru Yamashita

Biosensors 2025年8月14日
Target-Guided Droplet Routing on MEDA Biochips Considering Shape-Dependent Velocity Models and Droplet Splitting

Yuta Hamachiyo, Chiharu Shiro, Hiroki Nishikawa, Hiroyuki Tomiyama, Shigeru Yamashita

Biosensors 2025年8月3日
Loading-Aware Mixing-Efficient Sample Preparation on Programmable Microfluidic Device,

Debraj Kundu, Tsun-Ming Tseng, Shigeru Yamashita and Ulf Schlichtmann

2025 Design, Automation & Test in Europe Conference & Exhibition (DATE) (To Appear)-2 2025年4月査読有り
Leveraging Different Boolean Function Decompositions to Reduce T-Count in LUT-based Quantum Circuit Synthesis

David Clarino, Naoya Asada, Atsushi Matsuo, Shigeru Yamashita

IEICE Transactions on Information and Systems Vol. E108-D(4) To Appear-329 2025年4月査読有り
Poster: A Comparative Analysis of Machine Learning Models for SAT Runtime Prediction.

Tomohisa Kawakami, Tomoyasu Shimada, Xiangbo Kong, Hiroyuki Tomiyama, Shigeru Yamashita

31st IEEE International Conference on Embedded and Real-Time Computing Systems and Applications(RTCSA) 239-240 2025年
A Decomposition Method for MCT Gates Considering T-depth of Each Qubit.

Zanhe Qi, Kouki Hirono, David Clarino, Shigeru Yamashita

IEEE Computer Society Annual Symposium on VLSI(ISVLSI) 1-6 2025年
Realizing 4-input Functions with the Minimum Toffoli Gate Count.

Shigeru Yamashita, Takashi Horiyama, Norihito Yasuda, Tatsuya Nakao

55th IEEE International Symposium on Multiple-Valued Logic(ISMVL) 110-116 2025年
Reducing T-Count in Quantum Circuits Using Alternate Forms of the Relative Phase Toffoli Gate

David Clarino, Shohei Kuroda, Shigeru Yamashita

IEICE Transactions on Fundamentals of Electronics Vol.E108-A(2) 1-10 2025年1月査読有り
Using Dynamic Programming and Binary Indexed Tree For Contraction Optimization of Tensor Network Quantum Circuit Simulations

Yuyao Zhang and Shigeru Yamashita

Proc. of AQIS 24 (Aug. 27) 382-385 2024年8月査読有り
Simultaneous Routing with Washing Droplets in MEDA Biochips

Chiharu Shiro, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama, Shigeru Yamashita

International Symposium on Advanced Technologies and Applications in the Internet of Things (ATAIT) 190-201 2024年8月査読有り
Reducing T Gate Count by Combining Two Types of MCT Gate Decomposition Techniques

Taketo Yamaguchi and Shigeru Yamashita

Proc. of AQIS 24 (Aug. 26) 437-440 2024年8月査読有り
NNA Circuit Synthesis Method by SMT Solver Considering Bit Reduction

Tatsuya Nakao, Shigeru Yamashita and Kyouhei Seino

Proc. of AQIS 24 (Aug. 26) 451-453 2024年8月査読有り
Leveraging Different Boolean Function Decompositions to Reduce T-Count in LUT-based Quantum Circuit Synthesis

David Clarino, Naoya Asada, Atsushi Matsuo and Shigeru Yamashita

Proc. of AQIS 24 (Aug. 26) 424-426 2024年8月査読有り
Improving Gaussian Elimination-based Nearest Neighbor Architecture Circuit Synthesis Method with Changing the Order of Qubits

Zanhe Qi, Atsushi Matsuo and Shigeru Yamashita

Proc. of AQIS 24 (Aug. 27) 378-381 2024年8月査読有り
An Optimization Method for Initial Placement of Logical Qubits in Lattice Surgery using Simulated Annealing

Shunsuke Matsuo, Shigeru Yamashita and Yosuke Ueno

Proc. of AQIS 24 (Aug. 27) 389-391 2024年8月査読有り
An Efficient Error Correction Method for DMFBs with Node Redundancy Considering Node Levels

Suzuki Koki, Shigeru Yamashita

Proc. of International SoC Design Conference (ISOCC) PS-17 2024年8月査読有り
An Efficient Cost Reduction Method By Reusing Intermediate Droplets in MEDA Biochips

Kensuke Fukui, Shigeru Yamashita

Proc. of International SoC Design Conference (ISOCC) ET2-1 2024年8月査読有り
Shape-Dependent Velocity Based Droplet Routing Considering Droplet Separation on MEDA Biochips

Yuta Hamachiyo, Kaito Mori, Tomohisa Kawakami, Chiharu Shiro, Hiroki Nishikawa, Hiroyuki Tomiyama, Shigeru Yamashita

International Technical Conference on Circuits/Systems, Computers, and Communications (ITC-CSCC) 2024年7月査読有り
Efficient Realization of an SC Circuit with Feedback and Its Applications

Yuto Arimura, Shigeru Yamashita

IEICE Transactions on Fundamentals of Electronics Vol.E107-A(7) 958-965 2024年7月査読有り

もっとみる

MISC

174

ガウス消去法を用いたNNA回路合成手法のCNOTゲートの挿入による改良

QI Zanhe, 松尾惇士, 山下茂

電子情報通信学会論文誌 D(Web) J108-D(10) 2025年
整数計画法に基づくMEDAバイオチップ液滴ルーティングの高速化

柄澤昇太郎, 城千春, 西川広記, 冨山宏之, 山下茂

情報処理学会研究報告(Web) 2024(EMB-67) 2024年
MEDAバイオチップにおける形依存の速度モデルと分離を考慮した液滴ルーティングの高速化

濱千代裕太, 城千春, 西川広記, 冨山宏之, 山下茂

情報処理学会研究報告(Web) 2024(EMB-67) 2024年
SMTソルバを用いたNNA制約を満たす量子回路の合成手法

清野恭平, 山下茂

電子情報通信学会 2023年3月
MEDAバイオチップにおける洗浄を伴うルーティング

城千春, 西川広記, 孔祥博, 冨山宏之, 山下茂

電子情報通信学会 2023年3月
DMFBにおける未知のエラーを考慮した深層強化学習を用いた経路最適化

河上智久, 城千春, 西川広記, 孔祥博, 冨山宏之, 山下茂

電子情報通信学会 2023年3月査読有り
ビット削減を考慮したSMTVソルバによるNNA回路合成手法

清野恭平, 山下茂

情報処理学会研究報告(Web) 2023(SLDM-203) 2023年
低面積な補正回路によるSC回路のエラー改善

有村優斗, 山下茂

情報処理学会研究報告(Web) 2023(SLDM-203) 2023年
混合木の変形による試薬合成におけるフラッシング回数の削減

平井将隆, 山下茂

情報処理学会研究報告(Web) 2023(SLDM-203) 2023年
辺の集合の分割と配置変換を利用するNNA制約を満たす量子ビット配置の決定手法

松永卓也, 山下茂

情報処理学会研究報告(Web) 2023(SLDM-203) 2023年
部分回路間の量子テレポーテーションを利用したNNA回路設計手法

石井創, 山下茂

情報処理学会研究報告(Web) 2023(SLDM-203) 2023年
MEDAバイオチップにおける形依存の速度モデルと分離を考慮した液滴ルーティング

濱千代裕太, 森海翔, 河上智久, 城千春, 西川広記, 冨山宏之, 山下茂

情報処理学会研究報告(Web) 2023(EMB-64) 2023年
MEDAバイオチップにおける形依存の速度モデルを利用した複数液滴ルーティング問題

城千春, 西川広記, 孔祥博, 冨山宏之, 山下茂

電子情報通信学会 2023年1月
A SAT Approach to the Initial Mapping Problem in SWAP Gate Insertion for Commuting Gates

Matsuo, A., Yamashita, S., Egger, D.J.

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E106.A(11) 2023年
Using S Gates and Relative Phase Toffoli Gates to Improve T-Count depth in Quantum Boolean Circuit

第47回量子情報技術研究会 2022年12月8日
Mapping to Nearest-Neighbor Architectures by Appling Gaussian Elimination Iteratively

第47回量子情報技術研究会 2022年12月8日
Determining Initial Qubit Layouts for Steiner-Gauss Elimination

第47回量子情報技術研究会 2022年12月8日
MEDAバイオチップのルーティング問題における最適な液滴操作決定手法

森海翔, 城千春, 西川広記, 孔祥博, 冨山宏之, 山下茂

情報処理学会 2022(EMB-61) 2022年11月
MEDAバイオチップにおける形依存の速度モデルを利用した液滴ルーティング問題

城千春, 西川広記, 孔祥博, 冨山宏之, 山下茂

情報処理学会 2022(EMB-61) 2022年11月査読有り
MEDAバイオチップにおける形依存の速度モデルを利用した液滴輸送最短問題, 組込みシステム技術に関するサマーワークショップ, インタクティブセッション

城千春, 森海翔, 西川広記, 孔祥博, 冨山宏之, 山下茂

2022年9月

もっとみる

書籍等出版物

「量子技術の実用化と研究開発業務への導入（分担執筆：第4章第3節担当）」

(担当:分担執筆)

技術情報協会 2023年1月31日
量子技術の実用化と研究開発業務への導入（分担執筆：第4章第3節担当）

(担当:分担執筆)

技術情報協会 2023年1月31日
量子技術の実用化と研究開発業務への導入

山下茂 (担当:分担執筆, 範囲:第4章第3節)

技術情報協会 2023年1月
「量子コンピュータ／イジング型コンピュータ研究開発最前線」

山下茂 (担当:分担執筆)

情報機構 2019年2月
量子コンピュータ／イジング型コンピュータ研究開発最前線

山下茂 (担当:分担執筆, 範囲:第1章，第２節)

情報機構 2019年2月
「電子情報通信学会 100年史」

山下茂 (担当:分担執筆)

電子情報通信学会 2017年
電子情報通信学会 100年史

山下茂 (担当:分担執筆, 範囲:D 情報・システム第1章コンピュータシステム 1.2)

電子情報通信学会 2017年
「OHM大学テキストコンピュータアーキテクチャ」

中島康彦編著 (担当:共著)

オーム社 2012年9月
OHM大学テキストコンピュータアーキテクチャ

中島康彦編著 (担当:共著, 範囲:1章、2章、5章)

オーム社 2012年9月
「知識ベース 6群 2編 6章 6-4 量子計算の節」

山下茂 (担当:分担執筆)

電子情報通信学会 2011年2月
知識ベース 6群 2編 6章 6-4 量子計算の節

山下茂 (担当:分担執筆)

電子情報通信学会 2011年2月
「第2版現代数理科学辞典」

山下茂他 (担当:分担執筆)

丸善株式会社 2009年12月
第2版現代数理科学辞典

山下茂他 (担当:分担執筆, 範囲:量子計算の節)

丸善株式会社 2009年12月
「はじめてのPARTHENON CD-ROM版」

中村行宏, 小栗清, 塩澤恒道, 伊藤秀之, 永見康一, 名古屋彰, 野村亮, 雪下充輝, 澤田宏, 須山敬之, 松浦昭洋, 山下茂 (担当:共著)

DESIGN WAVE MAGAZINE, No. 3, CQ出版社 1996年5月
はじめてのPARTHENON CD-ROM版

中村行宏, 小栗清, 塩澤恒道, 伊藤秀之, 永見康一, 名古屋彰, 野村亮, 雪下充輝, 澤田宏, 須山敬之, 松浦昭洋, 山下茂 (担当:共著, 範囲:付録)

DESIGN WAVE MAGAZINE, No. 3, CQ出版社 1996年5月

講演・口頭発表等

286

区間分割に基づくビット操作を利用した小面積かつ高精度なSC演算回路の検討

柳田陽太

電子情報通信学会VLD/HWS/ICD研究会 2025年3月6日
MEDAにおける分割を考慮したルーティング手法のダイクストラ法による高速化

中村一晴

電子情報通信学会VLD/HWS/ICD研究会 2025年3月5日
DMFBにおけるノードレベルを考慮したノード二重化によるエラー訂正手法

鈴木皓貴

電子情報通信学会VLD/HWS/ICD研究会 2025年3月5日
整数計画法に基づくMEDAバイオチップ液滴ルーティングの高速化,

柄澤昇太郎

情報処理学会組込みシステム研究会 2024年11月21日
MEDAバイオチップにおける形依存の速度モデルと分離を考慮した液滴ルーティングの高速化

濱千代裕太

情報処理学会組込みシステム研究会 2024年11月21日
Utilizing Don’t-Cares to Minimize CNOTs in Synthesizing NNA Compliant Quantum Circuits

David Clarino

Quantum Innovation24 2024年10月22日
Improving Mapping to Nearest Neighbor Architecture by Using Gaussian Elimination-based Method by Changing Qubits’ Order

Zanhe QI

Quantum Innovation24 2024年10月22日
SMTソルバーによるブール関数を実現する量子回路のトフォリゲート数の最小化手法

山下茂

第47回多値論理フォーラム 2024年9月29日
Quantum Boolean Circuit Design with Relative Phase Toffoli Gates

Shigeru Yamashita

Advances in Modern Quantum Science 2024年9月16日招待有り
MEDAバイオチップにおける形状依存の速度モデルに基づく洗浄を伴う液滴ルーティング

城千春

情報処理学会DAシンポジウム 2024年8月28日
DRL-based Voltage Optimization for Multiple Droplet Routing in DMFBs

Tomohisa Kawakami

Design Automation Conference (DAC) 2024年6月26日
Design Methods for Quantum Boolean Circuits

Shigeru Yamashita

The Third International Workshop on Quantum Classical Cooperative Computing 2024年6月4日招待有り
ビットごとのT-depthを考慮したMCTゲートの分解手法

廣野航輝

第51回量子情報技術研究会 2024年5月29日
スケーラブルなイオントラップ量子コンピュータ上でのMulti-Agent経路探索を利用したイオンシャトリング

松田悠右人

第51回量子情報技術研究会 2024年5月29日
ブール関数を実現する量子回路のトフォリゲート数による列挙の効率化

山下茂

電子情報通信学会技術研究報告 COMP2023-22, Vol. 123, no. 325, pp. 37 - 44 2023年12月22日
Optimal Mapping to Nearest-Neighbor Architectures by Appling Simulated Annealing-based Gaussian Elimination Iterator

Zanhe QI

Quantum Innovation23 2023年11月16日
Leveraging different Boolean function decompositions to optimize LUT-based quantum circuit synthesis

David Clarino

Quantum Innovation23 2023年11月16日
Circuit division based on reinforcement learning to optimize Steiner-Gauss elimination for NNA-compliant quantum circuit synthesis

Huan Yu

Quantum Innovation23 2023年11月16日
MEDAバイオチップにおける形依存の速度モデルと分離を考慮した液滴ルーティング

濱千代裕太, 森海翔, 河上智久, 城千春, 西川広記, 冨山宏之, 山下茂

第64回組込みシステム研究発表会 2023年11月16日
辺の集合の分割と配置変更を利用するNNA制約を満たす量子ビット配置の決定手法

松永卓也, 山下茂

第203回システムとLSIの設計技術研究発表会 (SLDM WIP Forum 2023） 2023年11月7日

もっとみる

担当経験のある科目(授業)

所属学協会

共同研究・競争的資金等の研究課題

古典計算との協調利用による誤り耐性量子計算機の利用方法の開拓

科学技術振興機構戦略的な研究開発の推進戦略的創造研究推進事業 CREST 2024年 - 2029年

山下茂
量子状態の位相と論理値の情報を同時に扱う量子回路設計理論の構築

日本学術振興会科学研究費助成事業挑戦的研究(萌芽) 2024年6月 - 2026年3月

山下茂
研究領域「革新的アルゴリズム基盤」の組織運営と研究推進

日本学術振興会科学研究費助成事業学術変革領域研究(A) 学術変革領域研究(A) 2020年11月 - 2025年3月

湊真一, 宇野毅明, 安田宜仁, 堀山貴史, 河原林健一, 山下茂, 牧野和久, 上原隆平, 瀧本英二, 玉置卓
量子アルゴリズムの理論と実装を接続する革新的基盤の創出

日本学術振興会科学研究費助成事業学術変革領域研究(A) 学術変革領域研究(A) 2020年11月 - 2025年3月

山下茂, 山本直樹, ルガルフランソワ, 森立平, 谷誠一郎, 西村治道
ラボオンチップ向けの設計理論の確立と実用的な設計自動化システムの開発

日本学術振興会科学研究費助成事業基盤研究(B) 2020年4月 - 2025年3月

山下茂, 冨山宏之
量子アルゴリズム・計算量・浅層回路と量子コンピュータ実機実験による量子優位性研究

日本学術振興会科学研究費助成事業基盤研究(A) 基盤研究(A) 2020年4月 - 2025年3月

今井浩, 山下茂, ルガルフランソワ, Avis David
ラボオンチップ向けの設計理論の確立と実用的な設計自動化システムの開発

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2020年4月 - 2025年3月

山下茂, 冨山宏之
効率的にPMDを利用するための耐故障設計理論の構築

日本学術振興会科学研究費助成事業特別研究員奨励費 2023年11月 - 2024年3月

山下茂, KUNDU DEBRAJ
測定型量子回路の設計理論の構築

日本学術振興会科学研究費助成事業挑戦的研究(萌芽) 挑戦的研究(萌芽) 2018年6月 - 2022年3月

山下茂
量子最適化計算の拡張定式化による新基軸確立とその古典・量子計算両面での問題解決

日本学術振興会科学研究費助成事業基盤研究(A) 基盤研究(A) 2015年4月 - 2020年3月

今井浩, 山下茂
誤動作する確率のある次世代素子を積極的に活用するハードウェア設計理論

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2015年4月 - 2020年3月

山下茂, 原祐子, 冨山宏之
多面的アプローチの統合による計算限界の解明

日本学術振興会科学研究費助成事業新学術領域研究(研究領域提案型) 新学術領域研究(研究領域提案型) 2012年6月 - 2017年3月

渡辺治, 浅野孝夫, 茨木俊秀, 今井浩, 戸田誠之助, 丸岡章, 湊真一, 牧野和久, 河原林健一, 浅野哲夫, 加藤直樹, エイビスデビッド, 徳山豪, 山下茂, 瀧本英二, 堀山貴史, 森立平
量子力学からの計算限界解明へのアプローチ

日本学術振興会科学研究費助成事業新学術領域研究(研究領域提案型) 新学術領域研究(研究領域提案型) 2012年6月 - 2017年3月

山下茂, 河内亮周, 中西正樹, ルガルフランソワ, 西村治道, 小林弘忠, 谷誠一郎, 根本香絵, 村尾美緒, 伊藤剛志
量子グラフ理論確立による量子計算能力の限界解明

日本学術振興会科学研究費助成事業基盤研究(A) 基盤研究(A) 2011年4月 - 2015年3月

今井浩, 山下茂, 松本啓史, 村尾美緒, ルガルフランソワ, 河村彰星
小さい面積・性能オーバーヘッドで故障を回避する論理回路レベルの設計技術の確立

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2011年4月 - 2015年3月

山下茂, 冨山宏之, 吉田浩章, 原祐子
行列分解を用いた量子回路設計とその応用

日本学術振興会科学研究費助成事業基盤研究(C) 基盤研究(C) 2008年 - 2010年

河野泰人, 関川浩, 山下茂, 中西正樹
エラー訂正を考慮した効率の良い量子回路設計手法に関する研究

日本学術振興会科学研究費助成事業若手研究(B) 若手研究(B) 2007年 - 2010年

山下茂
特性ばらつき隠蔽を特長とする次世代素子向け多重安定化アーキテクチャ

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2007年 - 2009年

中島康彦, 山下茂, 中西正樹, 中田尚
現実的な状況下での量子計算の能力に関する研究

日本学術振興会科学研究費助成事業特定領域研究特定領域研究 2004年 - 2007年

山下茂, 中西正樹
ハードウェアの動的再構成機能を積極的に利用する計算パラダイムの探求

日本学術振興会科学研究費助成事業若手研究(B) 若手研究(B) 2004年 - 2006年

山下茂

もっとみる

産業財産権

特開2014-229263 データ処理装置、画像処理装置、データ処理方法、及びコンピュータプログラム

山下茂, 崔英鮮
特許第5078035号量子暗号通信方法

村上ユミコ, 中西正樹, 山下茂
特開2014-229263 データ処理装置、画像処理装置、データ処理方法、及びコンピュータプログラム

山下茂

基本情報

研究キーワード

研究分野

経歴

学歴

委員歴

受賞

論文

MISC

書籍等出版物

講演・口頭発表等

担当経験のある科目(授業)

所属学協会

共同研究・競争的資金等の研究課題

産業財産権

メニュー

共著者の一覧