ガラバギスードアミルマ (Amir Masoud Gharehbaghi) - マイポータル

基本情報

J-GLOBAL ID: 201701007918912148
researchmap会員ID: B000277385

外部リンク

受賞

2018年11月

Honorable Mention, ICCAD 2018 CAD Contest

ガラバギアミルマスード
2017年11月

3rd prize, ICCAD 2017 CAD Contest

DEPAG

論文

An Incremental Automatic Test Pattern Generation Method for Multiple Stuck-at Faults

Wang P, Gharehbaghi A.M, Fujita M

Proceedings of the IEEE VLSI Test Symposium 2019-April 2019年査読有り
Live demonstration: Automatic synthesis of algorithms on multi CHIP/FPGA with communication constraints

Maruoka T, Miyasaka Y, Goda A, Gharehbaghi A.M, Fujita M

Proceedings - IEEE International Symposium on Circuits and Systems 2019-May 2019年査読有り
High-level engineering change through programmable datapath and SMT solvers

Wang Q, Gharehbaghi A.M, Matsumoto T, Fujita M

Proceedings - IEEE International Symposium on Circuits and Systems 2019-May 2019年査読有り
Signal selection methods for efficient multi-target correction

Kimura Y, Gharehbaghi A.M, Fujita M

Proceedings - IEEE International Symposium on Circuits and Systems 2019-May 1-5 2019年査読有り
Automatic Test Pattern Generation for Double Stuck-at Faults Based on Test Patterns of Single Faults

Wang P, Gharehbaghi A.M, Fujita M

Proceedings - International Symposium on Quality Electronic Design, ISQED 2019-March 284-290 2019年査読有り
A New Reconfigurable Architecture with Applications to IoT and Mobile Computing

Amir Masoud Gharehbaghi, Tomohiro Maruoka, Masahiro Fujita

Internet of Things. Information Processing in an Increasingly Connected World 133-146 2019年査読有り
Approximate DCT Design for Video Encoding Based on Novel Truncation Scheme.

Heming Sun, Zhengxue Cheng, Amir Masoud Gharehbaghi, Shinji Kimura, Masahiro Fujita

IEEE Trans. Circuits Syst. I Regul. Pap. 66-I(4) 1517-1530 2019年査読有り
C description reconstruction method from a revised netlist for ECO support

Yusuke Kimura, Amir Masoud Gharehbaghi, Masahiro Fujita

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E101A(4) 685-696 2018年4月1日査読有り
An ATPG Method for Double Stuck-At Faults by Analyzing Propagation Paths of Single Faults

Peikun Wang, Conrad Jinyong Moore, Amir Masoud Gharehbaghi, Masahiro Fujita

IEEE Transactions on Circuits and Systems I: Regular Papers 65(3) 1063-1074 2018年3月1日査読有り
Post silicon debugging of electrical bugs using trace buffers

Kentaro Iwat, Amir Masoud Gharehbaghi, Mehdi B. Tahoori, Masahiro Fujita

Proceedings of the Asian Test Symposium 184-189 2018年1月24日査読有り
Test pattern generation for multiple stuck-at faults not covered by test patterns for single faults

Conrad J. Moore, Peikun Wang, Amir Masoud Gharehbaghi, Masahiro Fujita

Proceedings - IEEE International Symposium on Circuits and Systems 2017年9月25日査読有り
A new approach for diagnosing bridging faults in logic designs

Amir Masoud Gharehbaghi, Masahiro Fujita

Proceedings - IEEE International Symposium on Circuits and Systems 2017年9月25日査読有り
A low-cost approximate 32-point transform architecture

Heming Sun, Zhengxue Cheng, Amir Masoud Gharehbaghi, Shinji Kimura, Masahiro Fujita

Proceedings - IEEE International Symposium on Circuits and Systems 2017年9月25日査読有り
A New Approach For Constructing Logic Functions After ECO

Gharehbaghi Amir Masoud, Fujita Masahiro

2017 Ifip/ieee International Conference on Very Large Scale Integration (Vlsi-Soc) 70-75 2017年査読有り
A New Approach for Selecting Inputs of Logic Functions During Debug

Amir Masoud Gharehbaghi, Masahiro Fujita

PROCEEDINGS OF THE EIGHTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN (ISQED) 166-173 2017年査読有り
Fast and Efficient Signature-Based Sub-Circuit Matching

Amir Masoud Gharehbaghi, Masahiro Fujita

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES E99A(7) 1355-1365 2016年7月査読有り
A New Approach for Debugging Logic Circuits without Explicitly Debugging Their Functionality

Amir Masoud Gharehbaghi, Masahiro Fujita

2016 IEEE 25TH ASIAN TEST SYMPOSIUM (ATS) 31-36 2016年査読有り
Trace Signal Selection Methods for Post Silicon Debugging

Shridhar Choudhary, Amir Masoud Gharehbaghi, Takeshi Matsumotot, Masahiro Fujita

2015 IFIP/IEEE INTERNATIONAL CONFERENCE ON VERY LARGE SCALE INTEGRATION (VLSI-SOC) 2015-October 258-263 2015年査読有り
Efficient Signature-Based Sub-Circuit Matching

Amir Masoud Gharehbaghi, Masahiro Fujita

2015 IFIP/IEEE INTERNATIONAL CONFERENCE ON VERY LARGE SCALE INTEGRATION (VLSI-SOC) 2015-October 280-285 2015年査読有り
Automatic Rectification of Processor Design Bugs Using a Scalable and General Correction Model

Amir Masoud Gharehbaghi, Masahiro Fujita

IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS E97D(4) 852-863 2014年4月査読有り

もっとみる

MISC

Partial logic synthesis by using sum of products or product of sums based quantified boolean formulae

HAN Xiaoran, GHAREHBAGHI Amir Masoud, FUJITA Masahiro

電子情報通信学会技術研究報告 118(29(VLD2018 1-3)) 1‐5 2018年5月9日
ゲートの種類とゲート入力信号探索による論理最適化・デバッグ手法 (VLSI設計技術) -- (デザインガイア2017 : VLSI設計の新しい大地)

藤田昌宏, ガラバギアミルマスー

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(273) 151-156 2017年11月6日
ゲートの種類とゲート入力信号探索による論理最適化・デバッグ手法 (ディペンダブルコンピューティング) -- (デザインガイア2017 : VLSI設計の新しい大地)

藤田昌宏, ガラバギアミルマスー

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(274) 151-156 2017年11月6日
Template-based C Description Generation after ECO at RTL Design Stage

WANG Qinhao, KIMURA Yusuke, GHAREHBAGHI Amir Masoud, FUJITA Masahiro

電子情報通信学会技術研究報告 117(17(VLD2017 1-3)) 1‐6 2017年5月3日
Automatic Test Pattern Generation for Multiple Stuck-At Faults : When Testing for Single Faults is Insufficient (システム数理と応用)

JINYONG MOORE Conrad, MASOUD GHAREHBAGHI Amir, 藤田昌宏

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(96) 13-18 2016年6月16日
Automatic Test Pattern Generation for Multiple Stuck-At Faults : When Testing for Single Faults is Insufficient (信号処理)

JINYONG MOORE Conrad, MASOUD GHAREHBAGHI Amir, 藤田昌宏

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(95) 13-18 2016年6月16日
Automatic Test Pattern Generation for Multiple Stuck-At Faults : When Testing for Single Faults is Insufficient (VLSI設計技術)

JINYONG MOORE Conrad, MASOUD GHAREHBAGHI Amir, 藤田昌宏

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(94) 13-18 2016年6月16日
Automatic Test Pattern Generation for Multiple Stuck-At Faults : When Testing for Single Faults is Insufficient (回路とシステム)

JINYONG MOORE Conrad, MASOUD GHAREHBAGHI Amir, 藤田昌宏

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(93) 13-18 2016年6月16日
Efficient Graph Matching Method for LUT-Networks (リコンフィギャラブルシステム)

RAD HOSSEIN IZADI, GHAREHBAGHI AMIR MASOUD, FUJITA MASAHIRO

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(400) 43-48 2016年1月19日
Efficient Graph Matching Method for LUT-Networks (コンピュータシステム)

RAD HOSSEIN IZADI, GHAREHBAGHI AMIR MASOUD, FUJITA MASAHIRO

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(399) 43-48 2016年1月19日
Efficient Graph Matching Method for LUT-Networks (VLSI設計技術)

RAD HOSSEIN IZADI, GHAREHBAGHI AMIR MASOUD, FUJITA MASAHIRO

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(398) 43-48 2016年1月19日
Trace Signal Selection Methods for Post Silicon Debugging (VLSI設計技術)

CHAUDHARY SHRIDHAR, GHAREHBAGHI AMIR MASOUD, MATSUMOTO TAKESHI

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(21) 19-24 2015年5月14日
実時間組み込みソフトウェア解析のためのHW/SW協調検査 (VLSI設計技術)

木村悠介, ガラバギアミルマスード, 藤田昌宏

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(21) 39-44 2015年5月14日
実時間組み込みソフトウェア解析のためのHW/SW協調検査

木村悠介, ガラバギアミルマスード, 藤田昌宏

情報処理学会研究報告. SLDM, [システムLSI設計技術] 2015(8) 1-6 2015年5月7日

講演・口頭発表等

Smart Technologies Using Advanced ICT Technologies: innovations and practices towards smarter societies

ガラバギアミルマスード

IEEE TenSymp 2017 2017年7月14日招待有り