五島 正裕

J-GLOBALへ         更新日: 19/02/06 18:58
 
アバター
研究者氏名
五島 正裕
 
ゴシマ マサヒロ
通称等の別名
GM000178
URL
http://www.nii.ac.jp/faculty/architecture/goshima_masahiro/
所属
国立情報学研究所
部署
アーキテクチャ科学研究系
職名
特任教授
学位
博士(情報学)(京都大学)
その他の所属
総合研究大学院大学

プロフィール

〒101-8430
千代田区 一ツ橋 2-1-2
国立情報学研究所 18F 1806-1

研究分野

 
 

経歴

 
1994年4月
 - 
1996年3月
日本学術振興会 特別研究員
 
1996年4月
 - 
2005年3月
京都大学 情報学研究科 助教
 
2005年4月
 - 
2014年4月
東京大学 情報理工学系研究科 准教授
 
2013年4月
 - 
2018年3月
株式会社半導体エネルギー研究所 技術顧問(2017年3月まで顧問)
 
2014年4月
 - 
2014年9月
東京大学 工学部 非常勤講師(離散数学)
 
2014年4月
 - 
2019年3月
国立情報学研究所 アーキテクチャ科学研究系 特任教授
 
2016年4月
 - 
2017年3月
東京大学 情報理工学系研究科 非常勤講師(電子情報学博士特別研究III)
 

学歴

 
1994年4月
 - 
1996年3月
京都大学 大学院 工学研究科 情報工学専攻 博士後期課程
 
1992年4月
 - 
1994年3月
京都大学 大学院 工学研究科 情報工学専攻 修士課程
 
1988年4月
 - 
1992年3月
京都大学 工学部 情報工学科
 

委員歴

 
2018年4月
 - 
現在
情報処理学会 システム・アーキテクチャ研究会  運営委員
 
2015年10月
 - 
現在
情報処理学会  2015年度 シニア会員
 
2015年6月
 - 
現在
情報処理学会  論文誌シニア査読委員
 
2018年9月
 - 
2019年5月
xSIG (cross-disciplinary workshop on computing Systems, Infrastructures, and programminG) 2019  組織委員
 
2017年4月
 - 
2019年3月
情報処理学会  ACS 論文誌 編集委員長
 
2017年4月
 - 
2018年11月
CANDAR (International Symposium on Computing and Networking)  General co-chair
 
2016年8月
 - 
2018年5月
xSIG (cross-disciplinary workshop on computing Systems, Infrastructures, and programminG) 2017, 2018  PC 委員長
 
2015年4月
 - 
2018年3月
情報処理学会  代表会員
 
2014年4月
 - 
2018年3月
情報処理学会  システム・アーキテクチャ研究会(旧 計算機アーキテクチャ研究会)主査
 
2014年1月
 - 
2017年11月
CSA (Int'l Workshop on Computer Systems and Architectures)  Co-chair
 

受賞

 
2014年1月
情報処理学会 計算機アーキテクチャ研究会 The 1st IPSJ SIG-ARC High-Performance Processor Design Contest プロフェッショナル部門 優勝
受賞者: チーム「雷上動」(藤田晃史 , 早水光 , 中島潤 , 塩谷亮太)
 
2003年
先進的計算基盤システムシンポジウム SACSIS 2003 優秀学生論文賞 (共著)
 
2002年
情報処理学会 論文賞
 
2001年
情報処理学会 山下記念研究賞
 

論文

 
Isolation-Safe Speculative Access Control for Hardware Transactional Memory
Tomoki Tajimi, Masaki Hayashi, Yuki Futamase, Ryota Shioya, Masahiro Goshima, Tomoaki Tsumura
25th IEEE Int'l Conf. on Electronics Circuits and Systems (ICECS)   517-520   2018年12月   [査読有り]
An Analysis and a Solution of False Conflicts for Hardware Transactional Memory
Yuki Futamase, Masaki Hayashi, Tomoki Tajimi, Ryota Shioya, Masahiro Goshima, Tomoaki Tsumura
25th IEEE Int'l Conf. on Electronics Circuits and Systems (ICECS)   529-532   2018年12月   [査読有り]
Application of Timing Fault Detection to Rocket Core on FPGA
Ushio Jimbo, Ryota Shioya and Masahiro Goshima
Int'l Workshop on Computer Systems and Architectures (CSA)      2018年11月   [査読有り]
Razor is the most famous technique for timing fault detection/recovery. In this paper, we apply Razor to a RISC-V core, Rocket. Rocket is kind of an out-of-order scalar processor, which causes problems with Razor. We clarify the problem and show h...
Ushio Jimbo, Ryota Shioya and Masahiro Goshima
The ACM Student Research Competition (SRC)      2018年10月   [査読有り]
Tomoki Tajimi, Yuki Futamase, Masaki Hayashi, Ryota Shioya, Masahiro Goshima and Tomoaki Tsumura
The ACM Student Research Competition (SRC)      2018年10月   [査読有り]
Junji Yamada, Ushio Jimbo, Ryota Shioya, Masahiro Goshima, and Shuichi Sakai
IPSJ J. Information Processing   26 696-705   2018年9月   [査読有り]
The region that includes the register file is a hot spot in high-performance cores that limits the clock frequency. Although multibanking drastically reduces the area and energy consumption of the register files of superscalar processor cores, it ...
神保 潮, 五島 正裕
IPSJ ACS 論文誌   11(1) 1-11   2018年3月   [査読有り]
FF を用いた回路をラッチを用いた回路に変換する問題は,最小カット問題の一種に帰着する.ただしこの際,始点から終点に至るすべての道にカット・エッジをただ 1つ含むという制約がある.既存の最小カット・アルゴリズムでは,この制約を満たすことができない.本稿では,この制約が,カットが逆方向カット・エッジを含まないことと等価であることを証明し,逆方向カット・エッジのない最小カットを見つけるアルゴリズムを提案する.このアルゴリズムにおいて最もオーダが大きい部分は既存の最大フロー・アルゴリズムであり,...
Yasumasa Chidai, Kojiro Izuoka, Ryota Shioya, Masahiro Goshima and Hideki Ando
31st Int'l Conf. on Architecture of Computing Systems, ARCS 2018. LNCS, vol. 10793      2018年1月   [査読有り]
A tightly coupled heterogeneous core (TCHC) has heterogeneous execution units with different characteristics inside the core. The composite core (CC) and the front-end execution architecture (FXA) are examples of state-of-the-art TCHCs. These TCHC...
神保 潮, 山田 淳二, 五島 正裕
IPSJ ACS 論文誌   10(2) 1-12   2017年9月   [査読有り]
ワースト・ケースより平均的ケースにおける遅延に基づいた動作を実現する手法の一つとして,我々は動的タイム・ボローイングを可能にするクロッキング方式を提案している.このクロッキング方式は,動的なばらつき対策手法である動的タイミング・フォールト検出と二相ラッチによるクロッキング方式の組み合わせにより実現され,動作時にステージ間で実効的な回路遅延を融通することで,ティピカル・ケースに基づく速度で回路を動作させることが可能になる.本論文では,FPGA 上の34-bit のリプル・キャリー・アダーを用...
Tomoki Tajimi, Anju Hirota, Ryota Shioya, Masahiro Goshima and Tomoaki Tsumura
IEEE Pacific Rim Conference on Communications, Computers and Signal Processing (PACRIM)   2017    2017年8月   [査読有り]
Transactional memory is a promising paradigm for shared memory parallel programming model. Effective transaction scheduling is very important for transactional memory systems, and a substantial body of work has been conducted. We have proposed a t...

Misc

 
コンピュータシステム・アーキテクチャ分野のグローバル化戦略
鯉渕 道紘, 五島 正裕
電子情報通信学会 通信ソサイエティマガジン   (40(第十巻第四号)) 230-234   2017年4月   [依頼有り]
耐ばらつき回路技術
五島 正裕, 坂井 修一
信頼性学会誌「信頼性」, 2013年12月号, 特集「ディペンダブルVLSIシステムの基盤技術」   (35 (8)) 443-443   2013年12月   [依頼有り]

書籍等出版物

 
知識ベース「知識の森」
五島 正裕 他 (担当:共著, 範囲:6群4編7章 命令パイプライン)
電子情報通信学会   2019年3月   
http://www.ieice-hbkb.org/portal/
コンピュータ・システム:プログラマの視点から
五島 正裕 他
丸善出版   2019年2月   ISBN:4621302019
電子通信情報系 コアテキストシリーズ
五島 正裕 (担当:共編者, 範囲:情報分野 (C))
コロナ社   2017年   
ディジタル回路
五島 正裕
数理工学社   2007年12月   

講演・口頭発表等

 
NII 研究 100連発「プロセッサはまだまだ速くなる」 [招待有り]
五島 正裕
NII オープンハウス 2018   2018年6月23日   NII
神保 潮, 五島 正裕
情報処理学会 研究報告   2018年3月   
システム・アーキテクチャ研究会 若手奨励賞 受賞
FF を用いた回路をラッチを用いた回路に変換する問題は,最小カット問題の一種に帰着する.ただしこの際,始点から終点に至るすべての道にカット ・ エッジをただ 1 つ含むという制約がある.そこで我々は,逆方向カット ・ エッジのない最小カットを見つけるアルゴリズムを提案した.これは容量 1 の逆平行エッジを追加したうえで,既存の最大フロー・アルゴリズムを適用するというものであった.しかし,最大フロー ・ アルゴリズムが 1 の容量を扱えるかど...
「アーキテクチャの乱」は本物か? [招待有り]
五島 正裕
東京大学 大学院 情報理工学系研究科 創造情報学専攻 専攻講演会   2017年12月22日   
講話 [招待有り]
五島 正裕(IPSJ ARC 主査)
RISC-V Day 2017 Tokyo, Reception   2017年12月18日   
あなたの回路を倍速に ~ばらつきが問題になる時代のクロッキング~ [招待有り]
五島 正裕
国立情報学研究所 産官学連携交流会   2017年6月9日   
「アーキテクチャの乱」は本物か? [招待有り]
五島 正裕
東京大学 情報理工学系研究科 コンピュータ科学専攻 専攻講演会   2017年5月31日   
コンピュータはどうやって動くのか? コンピュータのしくみ ~スマホからスパコンまで~ [招待有り]
五島 正裕
国立情報学研究所 市民講座   2016年8月25日   
アーキテクチャ関連の学会、業界のダイバーシティ [招待有り]
五島 正裕(IPSJ ARC 主査)
コンピュータアーキテクチャ研究のダイバーシティ   2015年11月7日   
アクセラレータの将来 [招待有り]
五島 正裕
情報理工学系研究科 R2P/IST 技術説明会   2011年9月   
データ並列プロセッサの現状と今後 [招待有り]
五島 正裕
ISSスクエア 第3回システム分科会   2009年10月   

競争的資金等の研究課題

 
生産性と性能を両立する共有メモリ型大規模並列計算基盤
JSPS: 科研費 基盤 (B)
研究期間: 2017年4月 - 2021年3月    代表者: 津邑 公暁
平均遅延での動作を可能とするクロッキング方式の実証
JSPS: 科研費 基盤 (B)
研究期間: 2016年4月 - 2019年3月    代表者: 五島 正裕
(なし)
株式会社 iD: 奨学寄付金
研究期間: 2014年10月 - 2015年9月    代表者: 五島 正裕
レジリエンス指向コンピュータシステムに関する研究
JSPS: 科研費 基盤 (B)
研究期間: 2014年4月 - 2015年3月    代表者: 坂井 修一
情報法学・マネジメント論と侵入防止技術の融合による超セキュア情報システム
公益財団法人 セコム科学技術振興財団: 研究助成
研究期間: 2013年4月 - 2015年3月    代表者: 坂井 修一
動的情報追跡による注入攻撃の普遍的な検出方式の実用化
JST: A-STEP FS ステージ シーズ顕在化タイプ
研究期間: 2013年9月 - 2014年8月    代表者: 五島 正裕(研究代表者)
プログラマビリティと最大性能を両立するデータ並列プロセッサの開発
JSPS: 科研費 基盤 (B)
研究期間: 2011年4月 - 2014年3月    代表者: 五島 正裕
(なし)
株式会社 富士通研究所: 奨学寄付金
研究期間: 2011年4月 - 2014年3月    代表者: 五島 正裕
超セキュアプロセッサに関する研究
JSPS: 科研費 基盤 (B)
研究期間: 2010年4月 - 2013年3月    代表者: 坂井 修一
アーキテクチャと形式的検証による超ディペンダブル VLSI
JST: CREST
研究期間: 2007年9月 - 2013年3月    代表者: 坂井 修一

特許

 
特許第5589169号 : 半導体集積回路
塩谷 亮太, 五島 正裕
特許第5181127号 : 半導体集積回路
塩谷 亮太, 五島 正裕, 坂井 修一
特許第5212934号 : 集積回路装置
坂井 修一, 廣瀬 健一郎, 萬澤 康雄, 五島 正裕
(権利抹消)
特許US 8,413,240 B2 : INFORMATION PROCESSING DEVICE, INFORMATION PROCESSING METHOD, AND COMPUTER READABLE RECORDING MEDIUM
Satoshi KATSUNUMA, Masahiro GOSHIMA, Hidetsugu IRIE, Ryota SHIOYA, Shuichi SAKAI
(権利抹消)
特許第4669053号 : 情報処理装置、情報処理方法及びこれを実現させるためのプログラム
勝沼聡, 五島正裕, 塩谷亮太, 入江英嗣, 坂井修一

その他

 
鬼斬
Fully cycle-accurate なプロセッサ・シミュレータ
https://github.com/onikiri/
雷上動
Out-of-Order スーパスカラ・プロセッサ IP
講義資料
http://1drv.ms/1E1mPu2