WAIDYASOORIYA MUTHUMALA HASITHA (WAIDYASOORIYA HASITHA MUTHUMALA) - マイポータル

基本情報

所属: 東北大学大学院情報科学研究科情報基礎科学専攻計算科学講座知能集積システム学分野准教授

J-GLOBAL ID: 201701015906809824
researchmap会員ID: 7000019092

外部リンク: http://db.tohoku.ac.jp/whois/detail/adfad93fd70767c279e9231a06c0dbad.html

研究分野

情報通信 / 計算機システム /

受賞

2024年11月

石田實記念財団研究奨励賞, 石田實記念財団

ウィッデヤスーリヤハシタムトゥマラ
2017年3月

エレクトロニクスシミュレーション研究会優秀論文発表賞, エレクトロニクスシミュレーション研究会

ウィッデヤスーリヤハシタムトゥマラ
2017年3月

トーキン財団奨励賞, トーキン科学技術振興財団

ウィッデヤスーリヤハシタムトゥマラ
2006年3月

電子情報通信学会東北支部学生員奨励賞, 電子情報通信学会

ウィッデヤスーリヤハシタムトゥマラ
2006年3月

東北大学工学部長賞, 東北大学

ウィッデヤスーリヤハシタムトゥマラ

論文

Quantum annealing-based route optimization for commercial AGV operating systems in large-scale logistics warehouses

Thinh Nguyen Quang, Kosuke Matsuyama, Keisuke Shimizu, Hiroki Sugano, Eiji Kurimoto, Masahiro Miki, Jumpei Suzuki, Ziyi Chen, Hasitha Muthumala Waidyasooriya, Masanori Hariyama …

SCIENTIFIC REPORTS 15(1) 2025年12月2日
Exploring Spatial and Temporal Parallelism for Vision Transformer Acceleration.

Hasitha Muthumala Waidyasooriya, Tomohiro Matsui, Daisuke Tanaka, Masanori Hariyama

MCSoC 70-75 2025年
Fpga-Based Highly Parallel Architecture for Multi-Robot Path Planning.

Kosei Nishio, Hasitha Muthumala Waidyasooriya, Masanori Hariyama

MCSoC 64-69 2025年
Large-Scale AGV Routing Based on Multi-FPGA SQA Acceleration

30th Asia and South Pacific Design Automation Conference 1188-1194 2025年1月査読有り
Performance evaluation of Word2vec accelerators exploiting spatial and temporal parallelism on DDR/HBM-based FPGAs

Waidyasooriya, H.M., Hariyama, M.

Journal of Supercomputing 80(12) 17192-17211 2024年
FPGA-Accelerated Searchable Encrypted Database Management Systems for Cloud Services

Okada, M., Suzuki, T., Nishio, N., Waidyasooriya, H.M., Hariyama, M.

IEEE Transactions on Cloud Computing 10(2) 1373-1385 2022年4月1日
Temporal and spatial parallel processing of simulated quantum annealing on a multicore CPU

Waidyasooriya, H.M., Hariyama, M.

Journal of Supercomputing 78(6) 8733-8750 2022年4月
Word2Vec FPGA Accelerator Based on Spatial and Temporal Parallelism.

Hasitha Muthumala Waidyasooriya, Shutaro Ishihara, Masanori Hariyama

Parallel and Distributed Computing, Applications and Technologies - 23rd International Conference(PDCAT) 69-77 2022年
FPGA-Based Prototype of a Quantum Annealing Simulator for Sparse Ising Model.

Hasitha Muthumala Waidyasooriya, Yuta Ohma, Masanori Hariyama

15th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip(MCSoC) 195-199 2022年
Implementation of an FPGA-Oriented Complex Number Computation Library Using Intel OneAPI DPC plus

Kosiro Obata, Hasitha Muthumala Waidyasooriya, Masanori Hariyama

2022 IEEE 65TH INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS (MWSCAS 2022) 2022年
OpenCL-Based Design of an FPGA Accelerator for H.266/VVC Transform and Quantization

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Hiroe Iwasaki, Daisuke Kobayashi, Yuya Omori, Ken Nakamura, Koyo Nitta, Kimikazu Sano

2022 IEEE 65TH INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS (MWSCAS 2022) 2022年
A Scalable Emulator for Quantum Fourier Transform Using Multiple-FPGAs With High-Bandwidth-Memory

Waidyasooriya, H.M., Oshiyama, H., Kurebayashi, Y., Hariyama, M., Ohzeki, M.

IEEE Access 10 1-1 2022年
Design space exploration for an FPGA-based quantum annealing simulator with interaction-coefficient-generators

Liu, C.-Y., Waidyasooriya, H.M., Hariyama, M.

Journal of Supercomputing 78(1) 1-17 2022年1月査読有り
Highly-Parallel FPGA Accelerator for Simulated Quantum Annealing

Waidyasooriya, H.M., Hariyama, M.

IEEE Transactions on Emerging Topics in Computing 9(4) 2019-2029 2021年10月1日
A GPU-Based Quantum Annealing Simulator for Fully-Connected Ising Models Utilizing Spatial and Temporal Parallelism

Hasitha Muthumala Waidyasooriya, Masanori Hariyama

IEEE ACCESS 8 67929-67939 2020年
Data-Transfer-Bottleneck-Less Architecture for FPGA-Based Quantum Annealing Simulation

Chia-Yin Liu, Hasitha Muthumala Waidyasooriya, Masanori Hariyama

Proceedings - 2019 7th International Symposium on Computing and Networking, CANDAR 2019 164-170 2019年11月1日
A memory-bandwidth-efficient word2vec accelerator using OpenCL for FPGA

Tomoki Shoji, Hasitha Muthumala Waidyasooriya, Taisuke Ono, Masanori Hariyama, Yuichiro Aoki, Yuki Kondoh, Yaoko Nakagawa

Proceedings - 2019 7th International Symposium on Computing and Networking Workshops, CANDARW 2019 103-108 2019年11月1日
OpenCL-based design of an FPGA accelerator for quantum annealing simulation

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Masamichi J. Miyama, Masayuki Ohzeki

JOURNAL OF SUPERCOMPUTING 75(8) 5019-5039 2019年8月
Prospects of FPGA-Based Custom Supercomputing,FPGA を用いたカスタムスーパーコンピューティングの展望

Hariyama, M., Waidyasooriya, H., M

Kyokai Joho Imeji Zasshi/Journal of the Institute of Image Information and Television Engineers 73(1) 2019年
FPGA-based acceleration of word2vec using OpenCL

Taisuke Ono, Tomoki Shoji, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Yuichiro Aoki, Yuki Kondoh, Yaoko Nakagawa

Proceedings - IEEE International Symposium on Circuits and Systems 2019- 2019年

もっとみる

MISC

大規模搬送ロボットシステムにおける経路最適化のためのマルチFPGA SQAアクセラレータの設計と並列性能の評価

NGUYEN QUANG Thinh, NGUYEN QUANG Thinh, 松山公丞, 清水啓介, 菅野裕己, 栗本英治, WAIDYASOORIYA Hasitha Muthumala, 西尾昂世, 張山昌論, 人見将 …

電子情報通信学会技術研究報告(Web) 125(184(RECONF2025 50-67)) 2025年
通信用ロジック・アルゴリズムを活用した量子古典ハイブリッド求解技術の検討

越川翔太, 保坂有杜, 西川翔太, 小西良明, 篠崎基矢, 大塚朋廣, WAIDYASOORIYA Hasitha Muthumala, 張山昌論, 吉田剛

電子情報通信学会技術研究報告(Web) 123(329(CS2023 93-103)) 2024年
Design of FPGA-based computing systems with openCL

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Kunio Uchiyama

Design of FPGA-Based Computing Systems with OpenCL 1-126 2017年10月24日
離散最適化問題のためのFPGAベースk-out-of-n生成器の構成

平舘侑樹, WAIDYASOORIYA Hasitha Muthumala, 張山昌論

信号処理シンポジウム講演論文集(CD-ROM) 32nd 2017年
LDAベース推論のためのFPGAアクセラレータ設計

小野泰輔, WAIDYASOORIYA Hasitha Muthumala, 張山昌論, 石垣司

信号処理シンポジウム講演論文集(CD-ROM) 32nd 2017年
OpenCLを用いたステンシル計算用FPGAアクセラレータの最適設計

遠藤司, WAIDYASOORIYA Hasitha Muthumala, 張山昌論

信号処理シンポジウム講演論文集(CD-ROM) 32nd 2017年
OpenCLを用いたステンシル計算向けFPGAプラットフォーム

WAIDYASOORIYA Hasitha Muthumala, 立見駿介, 張山昌論

情報処理学会研究報告(Web) 2016(HPC-154) 2016年
OpenCLを用いた分子動力学用FPGAアクセラレータの設計

WAIDYASOORIYA Hasitha Muthumala, 張山昌論, 笠原浩太

電子情報通信学会技術研究報告 116(53(RECONF2016 1-23)) 2016年
OpenCLを用いたステンシル計算向けFPGAプラットフォームの設計

WAIDYASOORIYA Hasitha Muthumala, 張山昌論

電子情報通信学会技術研究報告 116(53(RECONF2016 1-23)) 2016年
OpenCLを用いたFDTD計算用FPGAプラットフォームの開発

WAIDYASOORIYA Hasitha Muthumala, 張山昌論, 大寺康夫

電子情報通信学会大会講演論文集(CD-ROM) 2016 2016年
An FPGA Architecture for Text Search Using a Wavelet-Tree-Based Succinct-Data-Structure

Hasitha Muthumala Waidyasooriya, Daisuke Ono, Masanori Hariyama, Michitaka Kameyama

International Conference on Parallel and Distributed Processing Techniques and Applications 354-359 2015年査読有り
FPGA-Oriented Design of an FDTD Accelerator Based on Overlapped Tiling

Yasuhiro Takei, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

International Conference on Parallel and Distributed Processing Techniques and Applications 72-77 2015年
Burrows-Wheelerアルゴリズムを用いたDNA塩基配列位置推定のための高並列FPGAアクセラレータ (リコンフィギャラブルシステム)

ウッデヤスーリヤハシタムトゥマラ, 張山昌論, 亀山充隆

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(75) 17-20 2014年6月11日
FPGA-Accelerator for DNA Sequence Alignment Based on an Efficient Data-Dependent Memory Access Scheme

Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

Proceedings of the 5th International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies 127-130 2014年査読有り
Design of an FPGA-Based FDTD Accelerator Using Open CL

Yasuhiro Takei, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

International Conference on Parallel and Distributed Processing Techniques and Applications 371-375 2014年
Heterogeneous Multicore Platform with Accelerator Templates and Its Implementation on an FPGA with Hard-core CPUs

Yasuhiro Takei, Hasitha Muthumala Waidyasooriya, Masanori Hariyama, Michitaka Kameyama

Proceedings of International Conference on Engineering of Reconfigurable Systems and Algorithms 47-50 2013年
Reducing Floating-Point Error Based on Residue-Preservation and Its Evaluation on an FPGA

Hasitha Muthumala Waidyasooriya, Hirokazu Takahashi, Yasuhiro Takei, Masanori Hariyama, Michitaka Kameyama

Proceedings of International Conference on Engineering of Reconfigurable Systems and Algorithms 55-58 2013年
Platform and Mapping Methodology for Heterogeneous Multicore Processors

HARIYAMA Masanori, WAIDYASOORIYA Hasitha Muthumala, TAKEI Yasuhiro, KAMEYAMA Michitaka

Interdisciplinary Information Sciences 18(2) 175-184 2012年12月10日
Low-Power Heterogeneous Platform for High Performance Computing and Its Application to 2D-FDTD Computation

Hasitha Muthumala Waidyasooriya, Yasuhiro Takei, Masanori Hariyama, Michitaka Kameyama

Proceedings of International Conference on Engineering of Reconfigurable Systems and Algorithms 147-150 2012年
Hybrid Single/Double Precision Floating-Point Computation on GPU Accelerators for 2-D FDTD

Hasitha Muthumala Waidyasooriya, Yasuhiro Takei, Masanori Hariyama, Michitaka Kameyama

International Conference on Parallel and Distributed Processing Techniques and Applications CD ROM 2012年

もっとみる

共同研究・競争的資金等の研究課題

Transformerのための高効率ヘテロジニアスカスタムアクセラレータ基盤

日本学術振興会科学研究費助成事業基盤研究(B) 2024年4月 - 2028年3月

張山昌論, Waidyasooriya Ha
量子アニーリングアシスト材料計算科学のためのカスタムアクセラレータ基盤

日本学術振興会科学研究費助成事業基盤研究(B) 2020年4月 - 2024年3月

張山昌論, Waidyasooriya Ha
大規模量子アニーリングのための超高速FPGAシミュレーター

日本学術振興会科学研究費助成事業基盤研究(C) 2019年4月 - 2023年3月

Waidyasooriya Ha
圧縮したまま演算可能なデータ表現に基づくスマートストレージの開発

日本学術振興会科学研究費助成事業若手研究(B) 2015年4月 - 2017年3月

Waidyasooriya Ha
組み込みＨＰＣ向けカスタムアクセラレータ統合型ヘテロジニアス計算基盤技術の開拓

日本学術振興会科学研究費助成事業基盤研究(B) 基盤研究(B) 2012年4月 - 2016年3月

張山昌論, ウィシディスーリヤハシタムトゥマラ
カスタムアクセラレータを有する高性能計算ヘテロジニアスプラットフォーム

日本学術振興会科学研究費助成事業特別研究員奨励費特別研究員奨励費 2011年 - 2013年

亀山充隆, HASITHAMUTHUMALA Waidyasooriya

産業財産権

特許第7406208号符号化装置、符号化方法及びプログラム

小林大祐, 大森優也, 中村健, 岩崎裕江, 張山昌論, ウィッデヤスーリヤハシタムトゥマラ
特開2023-177109 入出力制御方法、入出力制御プログラム、及び入出力制御装置

小林大祐, 大森優也, 中村健, ウィッデヤスーリヤハシタムトゥマラ, 張山昌論, 岩崎裕江
特開2022-019205 符号化装置、符号化方法及びプログラム

小林大祐, 大森優也, 中村健, 岩崎裕江, 張山昌論, ウィッデヤスーリヤハシタムトゥマラ

WAIDYASOORIYA MUTHUMALA HASITHA

基本情報

研究分野

受賞

論文

MISC

共同研究・競争的資金等の研究課題

産業財産権

メニュー

共著者の一覧