本稿ではまず、プロセッサの非同期的な構成における、効率的な動作の実現法を提案する。従来要求と応答による通信を主体にした非同期回路は、休止相のオーバーヘッドにより効率的な実行を阻まれたが、本稿で提案するモジュールの挿入により論理的な意味を変えずにオーバーヘッドをほとんど打ち消すことができる。さらに、プロセッサの各機能ブロックのプロセスとしての仕様記述から、基本プロセスへの分解による制御回路を合成する手法を提案し、より一般的なデータ信号を含む回路を容易に扱えるようにした。また、上の手法によって基本回路を実現することで、動作の効率的な実行が可能となる。A synthesis method is presented for asynchronous control circuits based on an asynchronous process model. Conventional asynchronous circuits based on communication with request and acknowledge have suffered a significant overhead in performance due to idle phases required for 2-phase operation. We propose a circuit module called "auto-sweeping module" which effectively eliminates the overhead due to the idle phases. We also propose a method for decomposing a process description of a functional block to primitive processes so that the synthesis is made for more general modules including data in it. Implementing these primitive processes to hide idle phases allows circuits to run faster.