1993年3月1日
依存性グラフを用いた非同期式回路合成システム
全国大会講演論文集
- ,
- ,
- 巻
- 46
- 号
- 0
- 開始ページ
- 135
- 終了ページ
- 136
- 記述言語
- 日本語
- 掲載種別
近年の素子技術はスイッチング遅延が1ピコ秒にせまる高速なデバイスを実現しつつある。しかし従来の同期式プロセッサ回路はチップ全体へのクロック分配が必要であり、配線遅延の相対的な増大によるクロックスキューのため、こうした素子を活用できるような高速のクロックを用いることができない。素子の高速性を有効に活用する一つの方法は、プロセッサを非同期式回路で構成することである。非同期式回路は、同期式回路の設計にあるような論理設計とチップ設計の相互依存を排除でき、また、回路を拡張する場合のタイミング設計のやり直しも不要となり拡張性に富むといった利点を持つ。我々は文献で、非同期式制御回路の自動合成手法を提案した。本稿ではまずその概要について述べた後、データバスにおけるレジスタや演算回路の接続を合成する手順を示す。またこの手法を用いた合成システムを試作したので、その構成の概要について述べる。
- リンク情報
-
- CiNii Articles
- http://ci.nii.ac.jp/naid/110002883211
- CiNii Books
- http://ci.nii.ac.jp/ncid/AN00349328
- URL
- http://id.nii.ac.jp/1001/00124055/
- ID情報
-
- CiNii Articles ID : 110002883211
- CiNii Books ID : AN00349328