天野英晴 (Amano Hideharu) - マイポータル

基本情報

所属: 慶應義塾大学理工学部情報工学科教授

学位: 工学(慶應義塾)
工学(Keio University)

連絡先: hungaam.ics.keio.ac.jp
研究者番号: 60175932
J-GLOBAL ID: 200901076135706900
researchmap会員ID: 5000066273

外部リンク: http://www.am.ics.keio.ac.jp/

研究分野

情報通信 / 情報学基礎論 / 計算機科学

経歴

2001年4月 - 現在

大学教授(理工学部情報工学科)
1996年4月 - 2001年3月

大学助教授(理工学部情報工学科)
1994年4月 - 1996年3月

大学助教授(理工学部電気工学科)
1989年4月 - 1994年3月

大学専任講師(理工学部電気工学科)
1989年10月 - 1990年9月

Stanford大学 ,訪問講師
1985年4月 - 1989年3月

大学助手(理工学部電気工学科)

学歴

委員歴

2015年10月 - 現在

IEEE/ACM International Symposium on Networks on Chip (NOCS) 2016, General Chair
2015年10月 - 現在

IEEE/ACM International Symposium on Networks on Chip (NOCS) 2016, General Chair
2015年5月 - 現在

電子情報通信学会, ISS副会長
2015年5月 - 現在

電子情報通信学会、情報処理学会, FIT実行委員長
2015年5月 - 現在

電子情報通信学会, ISS副会長
2015年5月 - 現在

電子情報通信学会、情報処理学会, FIT実行委員長
2009年 - 現在

Cool Chips, Vice Chair
2009年 - 現在

Cool Chips, Vice Chair
2008年3月 - 現在

International Symposium on Applied Reconfigurable Computing, SC Member
2008年3月 - 現在

International Symposium on Applied Reconfigurable Computing, SC Member
2007年12月 - 現在

International Conference on Field Programmable Technology, SC member
2007年12月 - 現在

International Conference on Field Programmable Technology, SC member
1998年 - 現在

Cool Chips 1999, Vice Chair
1998年 - 現在

ASP Design Automation Conference 2000, Vice Chair
1998年 - 現在

Japanese FPGA/PLD Conference and Exhibit, 実行委員長
1998年 - 現在

Cool Chips 1999, Vice Chair
1998年 - 現在

ASP Design Automation Conference 2000, Vice Chair
1998年 - 現在

Japanese FPGA/PLD Conference and Exhibit, 実行委員長
1997年 - 現在

ASP Design Automation Conference 1998, Program Committee
1997年 - 現在

ASP Design Automation Conference 1998, Program Committee

もっとみる

受賞

2015年9月

電子情報通信学会フェロー
2014年5月

ISS功績賞, 電子情報通信学会
2008年5月

論文賞, Network-on-ChipにおけるFat H-Treeトポロジに関する研究, 情報処理学会

松谷, 鯉渕, 天野
2003年5月

論文賞, DRL上への仮想ハードウェアの実装, 電子情報通信学会

柴田, 宇野, 天野
1997年

情報処理学会坂井記念学術賞, 情報処理学会

天野英晴
1995年

情報処理学会論文賞, 「多重出力可能なMINの性能評価」により, 情報処理学会

天野英晴
1994年

情報処理学会ベストオーサ賞, 「マルチプロセッサの記憶システム」により, 情報処理学会

天野英晴
1993年10月

情報処理学会研究賞, 「マルチステージネットワークPBSF」により, 情報処理学会

天野英晴
1986年4月

高柳学術奨励賞

天野英晴

論文

524

SLMLET: A RISC-V Processor SoC with Tightly-Coupled Area-Efficient eFPGA Blocks

Takuya Kojima, Yosuke Yanai, Hayate Okuhara, Hideharu Amano, Morihiro Kuga, Masahiro Iida

2024 IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS) 1-6 2024年4月17日
FPGA-based Low Power Acceleration of HARK Sound Source Localization.

Zirui Lin, Katsutoshi Itoyama, Kazuhiro Nakadai, Hideharu Amano

COOL CHIPS 1-6 2024年
Power Optimized Design Framework for FPGA Clusters

Kensuke Iizuka, Kohei Ito, Ryota Yasudo, Hideharu Amano

IPSJ Transactions on System and LSI Design Methodology 17 77-86 2024年
Designing low-diameter interconnection networks with multi-ported host-switch graphs

Ryota Yasudo, Koji Nakano, Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano

Concurrency and Computation: Practice and Experience 35(11) 2023年5月15日
A Variation-Aware MTJ Store Energy Estimation Model for Edge Devices With Verify-and-Retryable Nonvolatile Flip-Flops

Aika Kamei, Hideharu Amano, Takuya Kojima, Daiki Yokoyama, Kimiyoshi Usami, Keizo Hiraga, Kenta Suzuki, Kazuhiro Bessho

IEEE Transactions on Very Large Scale Integration (VLSI) Systems 31(4) 532-542 2023年4月
A Compression Router for Low-Latency Network-on-Chip

Naoya Niwa, Yoshiya Shikama, Hideharu Amano, Michihiro Koibuchi

IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS E106D(2) 170-180 2023年2月
FPGA based Power-Efficient Edge Server to Accelerate Speech Interface for Socially Assistive Robotics

Haris Gulzar, Muhammad Shakeel, Katsutoshi Itoyama, Kazuhiro Nakadai, Kenji Nishida, Hideharu Amano, Takeharu Eda

2023 IEEE/SICE International Symposium on System Integration (SII) 1-6 2023年1月17日
Low power implementation of Geometric High-order Decorrelation-based Source Separation on an FPGA board.

Ziquan Qin, Kaijie Wei, Hideharu Amano, Kazuhiro Nakadai

IEEE Symposium in Low-Power and High-Speed Chips 1-6 2023年
Distance Aware Compression for Low Latency High Bandwidth Interconnection Network

Zhou Yuqing, Naoya Niwa, Hideharu Amano

2022 IEEE 15th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) 2022年12月
Boosting the Performance of Interconnection Networks by Selective Data Compression

Naoya NIWA, Hideharu AMANO, Michihiro KOIBUCHI

IEICE Transactions on Information and Systems E105.D(12) 2057-2065 2022年12月1日
Dynamic Routing Reconfiguration for Low-Latency and Deadlock-Free Interconnection Networks

Ryuta Kawano, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano

2022 Tenth International Symposium on Computing and Networking (CANDAR) 2022年11月
A traffic-aware memory-cube network using bypassing

Yoshiya Shikama, Ryuta Kawano, Hiroki Matsutani, Hideharu Amano, Yusuke Nagasaka, Naoto Fukumoto, Michihiro Koibuchi

Microprocessors and Microsystems 90 104471-104471 2022年4月
An FPGA off-loading of HARK sound source localization.

Zhongyang Hou, Kaijie Wei, Hideharu Amano, Kazuhiro Nakadai

2022 Tenth International Symposium on Computing and Networking(CANDARW) 236-240 2022年
A Scalable Body Bias Optimization Method Towards Low-Power CGRAs

Takuya Kojima, Hayate Okuhara, Masaaki Kondo, Hideharu Amano

IEEE Micro 2022年査読有り
An Implementation of a 3D Image Filter for Motion Vector Generation on an FPGA Board.

Yuchen Chen, Kaijie Wei, Hiroaki Nishi, Hideharu Amano

CANDAR 83-89 2022年
Dynamic Routing Reconfiguration for Low-Latency and Deadlock-Free Interconnection Networks.

Ryuta Kawano, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano

CANDAR 117-123 2022年
An efficient compilation of coarse-grained reconfigurable architectures utilizing pre-optimized sub-graph mappings.

Ayaka Ohwada, Takuya Kojima, Hideharu Amano

PDP 1-9 2022年
Body Bias Control on a CGRA based on Convex Optimization.

Takuya Kojima, Hayate Okuhara, Masaaki Kondo, Hideharu Amano

COOL CHIPS 1-3 2022年
A Multi-Tenant Resource Management System for Multi-FPGA Systems

Miho Yamakura, Ryousei Takano, Akram Ben Ahmed, Midori Sugaya, Hideharu Amano

IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS E104D(12) 2078-2088 2021年12月
An FPGA-Based Optimizer Design for Distributed Deep Learning with Multiple GPUs

Tomoya ITSUBO, Michihiro KOIBUCHI, Hideharu AMANO, Hiroki MATSUTANI

IEICE Transactions on Information and Systems E104.D(12) 2057-2067 2021年12月1日

もっとみる

MISC

687

IoT用Shell-Role型FPGAチップ,SLMLET-2の概要

天野英晴, 小島拓也, 久我守弘, 奥原颯, 飯田全広

電子情報通信学会技術研究報告(Web) 124(188(RECONF2024 42-56)) 2024年
Jupyter Notebookを介したRISC-V SoC向け実機テスト環境の構築

小島拓也, 小島拓也, 亀井愛佳, 矢内洋祐, 天野英晴, 久我守弘, 飯田全広

情報処理学会研究報告(Web) 2023(ARC-252) 2023年
RISC-V MPおよびSLM再構成ロジックを混載した「SLMLET」チップの電力評価

矢内洋祐, 小島拓也, 小島拓也, 奥原颯, 天野英晴, 久我守弘, 飯田全広

電子情報通信学会技術研究報告(Web) 123(145(CPSY2023 8-26)) 2023年
SLM細粒度再構成ロジックにおける構成情報の圧縮

高木颯平, 小島拓也, 天野英晴, 久我守弘, 飯田全広

電子情報通信学会技術研究報告(Web) 123(258(VLD2023 30-79)) 2023年
FPGAとRISC-Vプロセッサを搭載したSoC向けHW/SW設計フローと実機評価

小島拓也, 矢内洋祐, 奥原颯, 天野英晴, 久我守弘, 飯田全広

電子情報通信学会技術研究報告(Web) 123(191(RECONF2023 19-32)) 2023年
低直径ネットワーク・トポロジのための適応型デッドロックフリー・ルーティング

河野隆太, 松谷宏紀, 鯉渕道紘, 天野英晴

電子情報通信学会技術研究報告(Web) 121(342(VLD2021 49-75)) 2022年
画像認識のためのOptimally Wired Neural Networks

河野隆太, 松谷宏紀, 鯉渕道紘, 天野英晴

情報科学技術フォーラム講演論文集 21st 2022年
経路多様性に着目したニューラルネットワークの配線最適化

河野隆太, 松谷宏紀, 鯉渕道紘, 天野英晴

電子情報通信学会技術研究報告(Web) 122(133(CPSY2022 1-16)) 2022年
動きベクトル検出用3D画像フィルタのFPGAへの実装

CHEN Yuchen, WEI Kaijie, 西宏章, 天野英晴

電子情報通信学会技術研究報告(Web) 122(174(RECONF2022 26-41)) 2022年
RISC-V MPおよびSLM再構成ロジックを混載した「SLMLET」チップの予備評価

矢内洋祐, 小島拓也, 奥原颯, 天野英晴, 飯田全広

電子情報通信学会技術研究報告(Web) 122(133(CPSY2022 1-16)) 2022年
不揮発性FFを用いたCGRA設計探索のためのばらつきを考慮したMTJへの書き込みエネルギー推定モデルの提案

亀井愛佳, 天野英晴, 小島拓也, 横山大輝, 宮内陽里, 宇佐美公良, 平賀啓三, 鈴木健太, 別所和宏

情報処理学会研究報告(Web) 2022(ARC-248) 2022年
不揮発性FFを用いたマルチコンテキストCGRA

亀井愛佳, 小島拓也, 天野英晴, 横山大輝, 宮内陽里, 宇佐美公良, 平賀啓三, 鈴木健太, 別所和宏

電子情報通信学会技術研究報告(Web) 121(277(VLD2021 17-48)) 2021年
キャビネット内通信を考慮した低直径・配置最適な相互結合網の検討

河野隆太, 松谷宏紀, 鯉渕道紘, 天野英晴

電子情報通信学会技術研究報告(Web) 120(337(VLD2020 39-66)) 2021年
ルーティングの動的再構成によるネットワークのデッドロックフリー性・低遅延性の両立

河野隆太, 松谷宏紀, 鯉渕道紘, 天野英晴

電子情報通信学会技術研究報告(Web) 121(116(CPSY2021 1-11)) 2021年
任意トポロジに対する仮想チャネルを用いない低遅延なデッドロックフリー・ルーティング

河野隆太, 松谷宏紀, 鯉渕道紘, 天野英晴

電子情報通信学会技術研究報告(Web) 121(194(CPSY2021 12-17)) 2021年
低直径ネットワークトポロジのラック配置最適化

河野隆太, 松谷宏紀, 鯉渕道紘, 天野英晴

第82回全国大会講演論文集 2020(1) 33-34 2020年2月20日
最小直径ネットワークトポロジのラック配置最適化 (VLSI設計技術)

河野隆太, 松谷宏紀, 鯉渕道紘, 天野英晴

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 119(371) 25-30 2020年1月22日
ルネサスSOTB65nm用Through Chip Interface IPの実機評価 (VLSI設計技術)

天野英晴, 茅島秀人, 四手井綱章, 小島拓也

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 119(25) 31-36 2019年5月15日
チップ間誘導結合無線通信技術の実機評価

茅島秀人, 小島拓也, 奥原颯, 四手井綱章, 天野英晴

電子情報通信学会技術研究報告 119(286(CPSY2019 41-51)(Web)) 2019年
ビルディングブロック型積層システムの性能評価

天野英晴, 茅島秀人, 小島拓也, 坂本龍一, 近藤正章, 並木美太郎

電子情報通信学会技術研究報告 119(147(CPSY2019 17-40)(Web)) 2019年

もっとみる

書籍等出版物

FPGAの原理と構成

天野英晴, 飯田全広 (担当:編者(編著者))

オーム社 2016年4月30日
ディジタル回路設計とコンピュータアーキテクチャ ARM版

天野英晴 (担当:共訳)

SiBアクセス 2016年4月1日
コンピュータアーキテクチャ定量的アプローチ

J.L.Hennessy, D.A.Patterson (担当:共訳)

翔泳社 2014年3月
CMOS VLSI回路設計

N.H.E.Weste, D.M.Harris (担当:共訳, 範囲:10章、付録)

丸善出版 2014年1月
マンガでわかるディジタル回路

天野英晴 (担当:共著)

オーム社 2013年12月
ディジタル回路設計とコンピュータアーキテクチャ

D.M.Harris, S.L.Harris (担当:共著, 範囲:５，７，８、付録A)

翔泳社 2009年
リコンフィギャラブルシステム

末吉敏則, 天野英晴 (担当:共著)

オーム社 2005年12月
エンサイクロペディア情報処理2000

(担当:共著)

オーム社、12．7-12．8 2000年2月
ディジタル設計者のための電子回路

コロナ社 1996年12月
並列コンピュータ

昭晃堂 1996年6月
高度並列信号処理

天野英晴, その他 (担当:共著)

昭晃堂 1992年8月
情報処理ハンドブック

(担当:共著)

オーム社 1989年8月
並列処理機構

(担当:共著)

丸善 1989年8月
誰にもわかるディジタル回路

(担当:共著)

オーム社 1984年9月

講演・口頭発表等

170

Randomizing Packet Memory Networks for Low-latency Processor-memory Communication

天野英晴

The 24th Euromicro International Conference on Parallel, Distributed and Network-Based Processing (PDP) 2016年2月 IEEE
Zynq Cluster for CFD Parametric Survey

天野英晴

the International Symposium on Applied Reconfigurable Computing (ARC) 2016年2月
A 297MOPS/0.4mW Ultra Low Power Coarse-grained Reconfigurable Accelerator CMA-SOTB-2

天野英晴

The 10th International Conference on ReConFigurable Computing and FPGAs 2015年12月
Power Optimization considering the chip temperature of low power reconfigurable accelerator CMA-SOTB

天野英晴

he 4rd International Symposium on Computing and Networking (CANDAR) 2015年12月 IEICE
On-Chip Decentralized Routers with Balanced Pipelines for Avoiding Interconnect Bottleneck

天野英晴

the 9th ACM/IEEE International Symposium on Networks-on-Chip (NOCS) 2015年10月
3D Shared Bus Architecture Using Inductive Coupling Interconnect

天野英晴

EEE 9th International Symposium on Embedded Multicore/Many-core Systems-on-Chips (McSoC) 2015年9月 IEEE
Expandable Chip Stacking Method for Many-Core Architectures Consisting of Tiny Chips,

天野英晴

EEE 9th International Symposium on Embedded Multicore/Many-core Systems-on-Chips (McSoC) 2015年9月 IEEE
REDUCTION CACLULATOR IN AN FPGA BASED SWITCHING HUB FOR HIGH PERFORMANCE CLUSTERS

天野英晴

International Conference on Field Programmable Logic and Applications 2015年9月 IEEE
A Metamorphotic Network-on-Chip for Various Types of Parallel Applications

天野英晴

IEEE International Conference on Application-specific Systems, Architectures and Processors 2015年7月 IEEE
An Optimal Power Supply and Body Bias Voltage for Ultra Low Power Micro-Controller with Silicon on Thin BOX MOSFET

天野英晴

International Symposium on Low Power Electronics and Design 2015年7月 IEEE
Parallel processing of Breadth First Search by Tightly Coupled Accelerators

天野英晴

the 21st International Conference on Parallel and Distributed Processing Techniques and Applications 2015年7月
Off-loading LET generation to PEACH2: A switching hub for high performance GPU clusters

天野英晴

International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies 2015年5月
Breadth First Search on Cost-efficient Multi-GPU Systems

天野英晴

the International Symposium on Highly-Efficient Accelerators and Reconfigureable Technologies (HEART) 2015年5月
Spatial and Temporal Granularity Limits of Body Biasing in UTBB-FDSOI

Johannes Maximilian Kuehn, Dustin Peterson, Hideharu Amano, Oliver Bringmann, Wolfgang Rosenstiel

Design Automation & Test in Europe (DATE 2015) 2015年3月
Data Reduction and Parallelization for Human Detection System

Mao Hatto, Takaaki Miyajima, Hideharu Amano

The 19th Workshop on Synthesis And System Integration of Mixed Information technologies(SASIMI2015) 2015年2月
Time Analysis of Applying Back Gate Bias for Reconfigurable Architectures with SOTB MOSFET

Hayate Okuhara, Kimiyoshi Usami, Hideharu Amano

The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI2015) 2015年2月
A preliminarily evaluation of PEACH3: a switching hub for tightly coupled accelerators,

Takuya Kuhara, Takahiro Kaneda, Toshihiro Hanawa, Yuetsu Kodama, Taisuke Boku, Hideharu Amano

2nd International Workshop on Computer Systems and Architectures 2014年12月
FPGA Implementation of Viscous Function in a package for Computational Fulid Dynamics

Dipikarini Mishra, Mao Hatto, Takuya Kuhara, Yasunori Osana, Naoyuki Fujita, Hideharu Amano

Workshop on 2014 2nd International Symposium on Computing and Networking 2014年12月
Hardware/Software co-design Architecture for Blokus Duo Solver,

Naru Sugimoto, Hideharu Amano

The International Conference on Field Programmable Technologies 2014年12月
Image Processing bu a 0.3V 2mW Coarse grained reconfigurable accelerator CMA-SOTB with a solar battery

Yu Fujita, Koichiro Masuyama, Hideharu Amano

International Conference on Field Programmable Technologies 2014年12月

もっとみる

担当経験のある科目(授業)

もっとみる

所属学協会

共同研究・競争的資金等の研究課題

誤り許容・高バンド幅の光通信を用いた不確実容認コンピューティング

日本学術振興会科学研究費助成事業基盤研究(A) 2019年4月 - 2023年3月

鯉渕道紘, 中野浩嗣, 天野英晴, 松谷宏紀, 石井紀代
CPUとFPGAによる高性能ヘテロジニアス並列分散計算フレームワークの開発

日本学術振興会科学研究費助成事業基盤研究(C) 2019年4月 - 2022年3月

長名保範, 天野英晴, 中條拓伯
再構成可能システムとGPUによる複合型高性能計算プラットフォーム

日本学術振興会科学研究費助成事業基盤研究(B) 2018年4月 - 2021年3月

朴泰祐, 佐野健太郎, 塙敏博, 山口佳樹, 天野英晴
ビルディングブロック型計算システムにおけるチップブリッジを用いた積層方式

文部科学省・日本学術振興会科学研究費助成事業基盤研究(B) 2018年4月 - 2021年3月

天野英晴
CPU-FPGA混在クラスタによるCFD向け高性能計算システムの研究

日本学術振興会科学研究費助成事業基盤研究(C) 2016年4月 - 2019年3月

長名保範, 天野英晴, 藤田直行, 中條拓伯
超広帯域I/Oを想定したアーキテクチャの検討

日本学術振興会科学研究費助成事業基盤研究(B) 2016年4月 - 2019年3月

工藤知宏, 高野了成, 並木周, 鯉渕道紘, 天野英晴, 松谷宏紀, 石井紀代
誘導結合を用いたビルディングブロック型計算システムの研究

文部科学省・日本学術振興会科学研究費助成事業基盤研究(S) 2013年5月 - 2018年3月

天野英晴
再構成型LSIによるCFD力学向け計算機システムの構成技術に関する研究

日本学術振興会科学研究費助成事業基盤研究(C) 2013年4月 - 2016年3月

長名保範, 天野英晴, 藤田直行, 中條拓伯
ランダムショートカットと光通信技術による超低遅延グリーンインターコネクト

日本学術振興会科学研究費助成事業基盤研究(B) 2013年4月 - 2016年3月

鯉渕道紘, 石井紀代, 天野英晴, 工藤知宏, 並木周, 藤原一毅, 松谷宏紀
再構成可能LSIを用いた実用的CFDアプリケーションの高速化に関する研究

日本学術振興会科学研究費助成事業基盤研究(C) 2009年 - 2011年

天野英晴, 藤田直行, 長名保範
インダクティブ結合を用いた超広帯域低電力チップ間無線通信の研究

日本学術振興会科学研究費助成事業基盤研究(A) 2004年 - 2006年

黒田忠広, 天野英晴, 真壁利明, 中野誠彦, 眞田幸俊
マルチコンテキストリコンフィギャブルデバイスを用いた仮想ハードウェアの実現

日本学術振興会科学研究費助成事業基盤研究(B) 2003年 - 2005年

天野英晴, 小栗清, 柴田裕一郎
キャッシュ制御機構付き多段接続網の試作

日本学術振興会科学研究費助成事業基盤研究(C) 1996年 - 1998年

天野英晴
SSS型MINにおけるメッセージ結合のスケジューリング

日本学術振興会科学研究費助成事業奨励研究(A) 1995年 - 1995年

天野英晴
超並列計算機のプロトタイプ開発と試作

日本学術振興会科学研究費助成事業試験研究(A) 1994年 - 1995年

富田眞治, 平木敬, 田中英彦, 末吉敏則, 金田悠紀夫, 天野英晴
大学におけるVLSIシステム設計教育高度化のための総合的研究

日本学術振興会科学研究費助成事業総合研究(A) 1994年 - 1995年

南谷崇, 安浦寛人, 広瀬全孝, 天野英晴, 上田和宏, 鳳紘一郎
超並列ハードウェア・アーキテクチャの研究

日本学術振興会科学研究費助成事業重点領域研究 1994年 - 1994年

富田眞治, 平木敬, 田中英彦, 末吉敏則, 金田悠紀夫, 天野英晴
3次元VLSIアーキテクチャに関する研究

日本学術振興会科学研究費助成事業一般研究(B) 1986年 - 1988年

相磯秀夫, 天野英晴

社会貢献活動

Japanese FPGA/PLD Conference and Exhibit

その他

1998年 - 現在
Cool Chips 1999

その他

1998年 - 現在
ASP Design Automation Conference 2000

その他

1998年 - 現在
ASP Design Automation Conference 1998

その他

1997年 - 現在
PDC研究委員会

その他

1995年10月 - 現在
（社）情報処理学会:論文誌編集委員会ハードウェアグループ

その他

1993年7月 - 現在
（社）電子情報通信学会:コンピュータシステム研究会

その他

1993年5月 - 現在
新世代コンピュータ開発機構並列アーキテクチャ委員会

その他

1991年12月 - 現在
情報処理学会計算機科学専攻システム研究会

その他

1989年4月 - 現在
新世代コンピュータ開発機構CAD委員会

その他

1988年9月 - 現在
The 16th International Symposium on Computer Archi

その他

1988年9月 - 現在
新素子開発研究協会人工知能デバイス委員会

その他

1987年4月 - 現在
電子工業振興協会計算機システム委員会

その他

1985年4月 - 現在
IASTED International Conference of Applied Informa

その他

1997年 - 1998年
International Symposium on Parallel Architectures,

その他

1996年 - 1998年
パルテノン研究会

その他

1996年3月
神奈川科学技術アカデミー/KAST Report

その他

1995年3月
光産業技術振興協会高度光信号処理フィージビリティ委員会

その他

1986年4月 - 1987年3月

天野英晴

基本情報

研究分野

経歴

学歴

委員歴

受賞

論文

MISC

書籍等出版物

講演・口頭発表等

担当経験のある科目(授業)

所属学協会

共同研究・競争的資金等の研究課題

社会貢献活動

メニュー

共著者の一覧