本論文ではトライゲートナノワイヤトランジスタの短チャネル移動度について系統的に調べる。短チャネル移動度はナノワイヤチャネル中に誘起される歪みに支配されており、<110>方向ナノワイヤnFETでは、高さ方向の庄縮歪みにより短チャネル移動度が大きく増加する。さらにナノワイヤ中に生じる歪みを増加させるため、ストレスメモライゼーション技術(SMT)を適用した。<110>方向ナノワイヤnFETでは、SMTにより移動度が増加するだけでなく、寄生抵抗の低減も生じる結果、同じDIBLに対するオン電流は58%と大きく向上する。一方、ナノワイヤpFETにおける電流劣化量は小さく、SMTによるCMOS性能の大幅な向上が実現できる。