SOI厚(T_<SOI>)10nm以下の(001)/<110>極薄SOI p-FETにおける、ダブルゲート(DG)モードによる正孔移動度の向上について実験的に調べた。2-30nmのT_<SOI>において、DGモードの移動度(μ_<DG>)は、シングルゲート(SG)の場合と比較して大きく向上することが分かった。特に、高い表面キャリア密度においては、10nm以下のT_<SOI>のμ_<DG>が、ユニバーサル移動度をも上回ることが分かった。DGモードによる移動度の向上は、軽い正孔バンドの占有率上昇による平均の有効質量減少に起因すると考えられる。このモデルは、サブバンド計算により支持される。また、一軸性圧縮応力によりμ_<DG>は更に向上することも実証した。