論文

査読有り 筆頭著者
2023年3月

A 12.8-Gb/s 0.5-pJ/b Encoding-less Inductive Coupling Interface Achieving 111-GB/s/W 3D-Stacked SRAM in 7-nm FinFET

IEEE Solid-State Circuits Letters
  • Kota Shiba
  • ,
  • Mitsuji Okada
  • ,
  • Atsutake Kosuge
  • ,
  • Mototsugu Hamada
  • ,
  • Tadahiro Kuroda

6
開始ページ
1
終了ページ
1
記述言語
掲載種別
研究論文(学術雑誌)
DOI
10.1109/lssc.2023.3252607
出版者・発行元
Institute of Electrical and Electronics Engineers (IEEE)

リンク情報
DOI
https://doi.org/10.1109/lssc.2023.3252607
共同研究・競争的資金等の研究課題
積層型AIチップの低電力高効率アーキテクチャ
共同研究・競争的資金等の研究課題
TSVレス三次元積層SRAM
URL
http://xplorestaging.ieee.org/ielx7/8011414/8264999/10058978.pdf?arnumber=10058978
ID情報
  • DOI : 10.1109/lssc.2023.3252607
  • eISSN : 2573-9603

エクスポート
BibTeX RIS