高木一義 (Kazuyoshi Takagi) - マイポータル

基本情報

所属: 三重大学大学院工学研究科教授

学位: 工学修士(京都大学)
博士(工学)(京都大学)

J-GLOBAL ID: 200901014310093172
researchmap会員ID: 1000193425

外部リンク: http://www.arch.info.mie-u.ac.jp/

1991年京都大学工学部情報工学科卒．
1993年同大学院工学研究科修士課程情報工学専攻修了．
1995年奈良先端科学技術大学院大学助手．
1999年名古屋大学大学院工学研究科助手．
2000年同講師．
2003年同大学院情報科学研究科講師．
2006年同助教授．
2007年同准教授．
2011年京都大学大学院情報学研究科准教授．
2019年三重大学大学院工学研究科教授．
博士 (工学)．
現在，システムLSI 設計，CADアルゴリズムの研究に従事．

研究キーワード

研究分野

経歴

2019年4月 - 現在

三重大学, 大学院工学研究科情報工学専攻, 教授
2011年4月 - 2019年3月

京都大学, 大学院情報学研究科通信情報システム専攻, 准教授
2007年4月 - 2018年3月

東京大学, 大規模集積システム設計教育研究センター, 協力教員(兼職)
2007年4月 - 2011年3月

名古屋大学, 大学院情報科学研究科情報システム学専攻, 准教授
2006年7月 - 2007年3月

名古屋大学, 大学院情報科学研究科情報システム学専攻, 助教授
2005年4月 - 2007年3月

東京大学, 大規模集積システム設計教育研究センター, 客員研究員(兼職)
2003年4月 - 2006年6月

名古屋大学, 大学院情報科学研究科情報システム学専攻, 講師
2000年2月 - 2003年3月

名古屋大学, 大学院工学研究科情報工学専攻, 講師
1999年4月 - 2000年1月

名古屋大学, 大学院工学研究科情報工学専攻, 助手
1995年4月 - 1999年3月

奈良先端科学技術大学院大学, 情報科学研究科, 助手

学歴

論文

103

Clocked Gate Reduction With Clockless Gates in Technology Mapping for RSFQ Logic Circuits

Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 35(5) 1-5 2025年8月
Technology Mapping With Clockless Gates for Logic Stage Reduction of RSFQ Logic Circuits

Nobutaka Kito, Takahiro Kawaguchi, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 33(5) 1-5 2023年8月
Execution of stored programs by a rapid single-flux-quantum random-access-memory-embedded bit-serial microprocessor using 50-GHz clock frequency

Masamitsu Tanaka, Ryo Sato, Akira Fujimaki, Kazuyoshi Takagi, Naofumi Takagi

Applied Physics Letters 122(19) 2023年5月8日
Static Timing Analysis for Single-Flux-Quantum Circuits Composed of Various Gates

Takahiro Kawaguchi, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 32(5) 1-9 2022年8月
Logic-Depth-Aware Technology Mapping Method for RSFQ Logic Circuits With Special RSFQ Gates

Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 32(4) 1-5 2022年6月
Splitter-Aware Multiterminal Routing with Length-Matching Constraint for RSFQ Circuits

Mingyang Kou, Pei-Yi Cheng, Jun Zeng, Tsung-Yi Ho, Kazuyoshi Takagi, Hailong Yao

IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 40(11) 2251-2264 2021年11月1日
An RSFQ flexible-precision multiplier utilizing bit-level processing

Nobutaka Kito, Kazuyoshi Takagi

Journal of Physics: Conference Series 1975(1) 2021年7月30日
A Timing Fault Model and an Efficient Timing Fault Simulation Method for Rapid Single-Flux-Quantum Logic Circuits

Shogo Nakamura, Kazuyoshi Takagi, Nobutaka Kito, Naofumi Takagi

Journal of Physics: Conference Series 1975(1) 2021年7月30日
Rapid Single-Flux-Quantum Logic Circuits Using Clockless Gates

Takahiro Kawaguchi, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 31(4) 1-7 2021年6月
A Layout Design Flow for RSFQ Circuits Based on Cell Clustering and Mixed Wiring of JTLs and PTLs

Takashi Dejima, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 30(7) 1-6 2020年10月
A two-step routing method with wire length budgeting for PTL routing of SFQ logic circuits

K Kitamura, K Takagi, N Takagi

Journal of Physics: Conference Series 1590 012043-012043 2020年7月
Logic simulation tool for RSFQ circuits accepting arrivals of multiple pulses in a clock period

Nobutaka Kito, Shohei Udatsu, Kazuyoshi Takagi

Journal of Physics: Conference Series 1590 012041-012041 2020年7月査読有り
mROS: A Lightweight Runtime Environment of ROS 1 nodes for Embedded Devices

Takase Hideki, Mori Tomoya, Takagi Kazuyoshi, Takagi Naofumi

Journal of Information Processing 28 150-160 2020年
mROS: A lightweight runtime environment of ROS 1 nodes for embedded devices

Hideki Takase, Tomoya Mori, Kazuyoshi Takagi, Naofumi Takagi

Journal of Information Processing 28 150-160 2020年
mROS: A Lightweight Runtime Environment of ROS 1 nodes for Embedded Devices.

Hideki Takase, Tomoya Mori, Kazuyoshi Takagi, Naofumi Takagi

J. Inf. Process. 28 150-160 2020年
Conversion Method of Netlists Consisting of Conventional Logic Gates to RSFQ Logic Circuits Utilizing Special RSFQ Gates

Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 30(7) 1-1 2020年査読有り
Placement and Routing Methods Based on Mixed Wiring of JTLs and PTLs for RSFQ circuits

Takashi Dejima, Kazuyoshi Takagi, Naofumi Takagi

ISEC 2019 - International Superconductive Electronics Conference 2019年7月1日
Rapid Single-Flux-Quantum Truncated Multiplier Based on Bit-Level Processing

Nobutaka Kito, Ryota Odaka, Kazuyoshi Takagi

IEICE Transactions on Electronics E102–C(7) 607-611 2019年7月査読有り
Conversion Method of Netlists Consisting of Conventional Logic Gates to RSFQ Logic Circuits Using the Characteristics of Pulse Logic

Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi

ISEC 2019 - International Superconductive Electronics Conference 2019年7月査読有り
MROS: A lightweight runtime environment for robot software components onto embedded devices

Hideki Takase, Tomoya Mori, Kazuyoshi Takagi, Naofumi Takagi

ACM International Conference Proceeding Series 2019年6月6日

もっとみる

MISC

322

Supporting TOPPERS/ASP3 Kernel to mROS to Improve its Capability

Hiroi Imanishi, Hideki Takase, Kazuyoshi Takagi, Naofumi Takagi

Proceedings of Asia Pacific Conference on Robot IoT System Development and Platform (2019) 31-32 2020年2月25日
A functionality expansion of the lightweight runtime environment mROS for the user defined message types

Hidetoshi Yugen, Hideki Takase, Kazuyoshi Takagi, Naofumi Takagi

Proceedings of Asia Pacific Conference on Robot IoT System Development and Platform (2019) 1-7 2020年2月25日
mROS: A Lightweight Runtime Environment of ROS 1 nodes for Embedded Devices

Hideki Takase, Tomoya Mori, Kazuyoshi Takagi, Naofumi Takagi

情報処理学会論文誌 61(2) 2020年2月15日
ビットレベル処理を用いたRSFQ可変精度行列乗算器の検討

鬼頭信貴, 高木一義

電子情報通信学会大会講演論文集(CD-ROM) 2020 2020年
ROSノード軽量実行環境mROSのユーザ定義メッセージ型対応に向けた機能拡張

祐源英俊, 高瀬英希, 高木一義, 高木直史

組込みシステムシンポジウム2019論文集 (2019) 62-69 2019年8月29日
ROSベースの自律移動ロボットにおけるFPGA統合開発プラットフォーム (VLSI設計技術)

田村爽, 新田泰大, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 118(430) 43-48 2019年1月30日
プログラマブルSoCを活用した自動運転ロボットにおける交通信号検出タスクの設計空間探索

新田泰大, 田村爽, 高瀬英希, 高木一義, 高木直史

情報処理学会研究報告(Web) 2019(ARC-235) 2019年
ROSノード軽量実行環境mROSのTOPPERS/ASP3カーネルへの対応

今西洋偉, 高瀬英希, 高木一義, 高木直史

情報処理学会研究報告(Web) 2019(EMB-51) 2019年
A motion planning method for mobile robot considering rotational motion in area coverage task

Taiki Yano, Hideki Takase, Kazuyoshi Takagi, Naofumi Takagi

Proceedings of Asia Pacific Conference on Robot IoT System Development and Platform (2018) 21-27 2018年12月25日
Core State Aware Slack Gathering Scheduling for Embedded Real-Time Systems

Kentaro Matsui, Hideki Takase, Kazuyoshi Takagi, Naofumi Takagi

Proceedings of Asia Pacific Conference on Robot IoT System Development and Platform (2018) 1-6 2018年12月25日
エリアカバレッジタスクにおける回転動作を考慮した移動ロボットの動作計画決定手法

矢野泰生, 高瀬英希, 高木一義, 高木直史

組込みシステムシンポジウム2018論文集 (2018) 28-35 2018年8月23日
A Generation Method of ECU-Hardware-Dependent Description of Complex Device Drivers in AUTOSAR

Hideki Hirose, Hideki Takase, Kazuyoshi Takagi, Naofumi Takagi

組込みシステムワークショップ2017論文集 (2017) 5-10 2018年3月2日
Designs of Component Circuits for Stochastic Computing Using Rapid Single Flux Quantum Circuits

N. Kito, Y. Koketsu, K. Takagi

21st Workshop on Synthesis And System Integration Mixed Information technologies (SASIMI 2018) 39-44 2018年3月査読有り
大規模SFQ論理回路の配線修正によるタイミング最適化

北村圭, 高木一義, 高木直史

電子情報通信学会大会講演論文集(CD-ROM) 2018 ROMBUNNO.C‐8‐8 2018年3月
AUTOSARカーネルにおけるターゲット依存記述のバージョン更新自動化手法

廣瀬秀樹, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 117(480(DC2017 89-106)) 161‐166 2018年2月28日
(m,k)‐firm制約下の弱ハードリアルタイムシステムにおける動的電圧周波数制御

水野有美, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 117(480(DC2017 89-106)) 167‐172 2018年2月28日
ROSノード軽量実行環境mROSにおけるデバイス内のノード間通信手法

森智也, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 117(480(DC2017 89-106)) 155‐160 2018年2月28日
SWORDSフレームワークにおけるSW/HW通信方式の自動選択に向けた検討

新田泰大, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 118(63(RECONF2018 1-18)(Web)) 2018年
mROS:組込みデバイス向けROSノード軽量実行環境

森智也, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 117(274(DC2017 33-67)) 221‐226 2017年10月30日
高基数STL法を用いたFPGA向き指数関数計算法

藤原康史, 高木一義, 高木直史

電子情報通信学会技術研究報告 117(279(RECONF2017 37-49)) 55‐59 2017年10月30日