論文

査読有り

2020年4月

Energy-efficient Design of an STT-RAM-based Hybrid Cache Architecture

2020 IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS)

Masayuki Sato
Xue Hao
Kazuhiko Komatsu
Hiroaki Kobayashi

記述言語
掲載種別: 研究論文（国際会議プロシーディングス）
DOI: 10.1109/coolchips49199.2020.9097643
出版者・発行元: IEEE

リンク情報

DOI: https://doi.org/10.1109/coolchips49199.2020.9097643
URL: http://xplorestaging.ieee.org/ielx7/9095757/9097622/09097643.pdf?arnumber=9097643

ID情報

DOI : 10.1109/coolchips49199.2020.9097643

エクスポート: BibTeX RIS

論文リストへ