2013年1月17日
電圧・電流サンプリング方式によるしきい値結合CMOSカオス回路の設計
電子情報通信学会技術研究報告. NC, ニューロコンピューティング
- ,
- ,
- ,
- ,
- 巻
- 112
- 号
- 390
- 開始ページ
- 105
- 終了ページ
- 110
- 記述言語
- 日本語
- 掲載種別
- 出版者・発行元
- 一般社団法人電子情報通信学会
本研究では, CMOS集積回路による大規模結合非線形ダイナミカルシステム実現のために,素子ばらつきに頑健なしきい値結合アレイ回路を提案する.我々はすでに,任意の非線形ダイナミカルシステムの実現法として,外部から与えられる非線形電圧波形をパルス幅/位相変調(PWM/PPM)信号によりキャパシタにサンプリングし,任意の非線形変換を行う電圧サンプリング方式回路と,同じく非線形電流波形をPPM信号でキャパシタにサンプリングする電流サンプリンク方式回路を提案してきた.両サンプリング方式にはそれぞれ,原理的にCMOS回路に不可避な構成素子のパラメータばらつきに頑健てあること,および結合状態の積和計算がノード結線で容易に実現できることという長所がある.これら二つの長所は大規模結合系を実装する上で非常に重要である.そこで本研究ではこれら2っの長所を生かした回路構成を採用し,大規模結合CMOS回路で問題となるアナログバッファ回路のシフト電圧ばらつきに頑健な回
- リンク情報
-
- CiNii Articles
- http://ci.nii.ac.jp/naid/110009728129
- ID情報
-
- ISSN : 0913-5685
- CiNii Articles ID : 110009728129