新井雅之 (Masayuki ARAI) - マイポータル

基本情報

所属: 日本大学生産工学部数理情報工学科教授

研究者番号: 10336521
J-GLOBAL ID: 201301096353571760
researchmap会員ID: 7000004832

研究キーワード

研究分野

経歴

2021年4月 - 現在

日本大学, 生産工学部数理情報工学科, 教授
2016年4月 - 2021年3月

日本大学, 生産工学部数理情報工学科, 准教授
2013年4月 - 2016年3月

日本大学, 生産工学部数理情報工学科, 助教
2005年4月 - 2013年3月

首都大学東京, システムデザイン学部, 助教
2001年4月 - 2005年3月

東京都立大学, 大学院工学研究科
2001年4月 - 2005年3月

東京都立大学大学院工学研究科
2001年4月 - 2005年3月

東京都立大学, 大学院工学研究科, 助手

学歴

1999年4月 - 2001年3月

東京都立大学, 工学研究科, 電気工学専攻
1999年4月 - 2001年3月

東京都立大学, 工学研究科, 電気工学専攻
1995年4月 - 1999年3月

東京都立大学, 工学部, 電子・情報工学科
1995年4月 - 1999年3月

東京都立大学, 工学部, 電子・情報工学科

委員歴

2019年6月 - 現在

30th IEEE Asian Test Symposium (ATS 2021), Finance Chair
2019年1月 - 現在

21st IEEE Workshop on RTL and High Level Testing (WRTLT 2020), Program Co-Chair
2018年12月 - 現在

24th IEEE Pacific Rim International Symposium on Dependable Computing (PRDC 2019), Finance Chair
2018年6月 - 現在

IEEE 3rd International Conference in Asia (ITC-Asia 2019), Finance Chair
2018年4月 - 現在

電子情報通信学会, ディペンダブルコンピューティング研究専門委員会幹事
2010年4月 - 現在

電子情報通信学会, 常任査読委員

受賞

2022年11月

The 22nd IEEE Workshop on RTL and High Level Testing (WRTLT 2021 ) Best Paper Award
2022年11月

電子情報通信学会ディペンダブルコンピューティング研究会 2021年度最優秀講演賞
2022年11月

IEEE Reliability Society Japan Joint Chapter,Best Paper Award, Layout Feature Extraction Using CNN Classification in Root Cause Analysis of LSI Defects
2021年11月

電子情報通信学会ディペンダブルコンピューティング研究会 2020年度最優秀講演賞
2021年3月

IEEE Transactions on Semiconductor Manufacturing Best Paper Award - Honorable Mention

Yoshikazu Nagamura, Takashi Ide, Masayuki Arai, Satoshi Fukumoto
2020年11月

The 20th IEEE Workshop on RTL and High Level Testing (WRTLT ) Best Paper Award
2005年9月

情報科学技術フォーラム (FIT) 2005 ヤングリサーチャー賞, 畳込み圧縮器のXマスク確率に関する一考察
2004年8月

2004 Asian International Workshop on Advanced Reliability Modeling Best Paper Award, A Study on Reliable Multicast Applying Convolutional Codes over Finite Field
2002年10月

7th IEEE International Symposium on High Assurance Systems Engineering Young Researcher Award, Experiment for High-Assurance Video Conference Sysmtem over the Interne
2002年10月

武田計測先端知財団武田研究奨励賞優秀研究賞, Dependable System for SoC Design Applying Wide-Area SAN/NAS

論文

125

A Multiple Target Seed Generation Method for Random Pattern Resistant Faults on Built-In Self-Test

Takanobu SONE, Toshinori HOSOKAWA, Masayoshi YOSHIMURA, Masayuki ARAI

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 2026年3月査読有り最終著者
Mixed-defect Wafer Map Classification using CapsNet-based Models with Precise Scratch-pattern Reconstruction

Yoshikazu Nagamura, Yuki Yamanaka, Itsuki Fujita, Masayuki Arai, Satoshi Fukumoto

IEEE Access 1-1 2025年10月査読有り
Self-Training for Accuracy Improvement in Wafer Map Defect Pattern Classification Using AI

Masaru Kurokawa, Yoshikazu Nagamura, Masayuki Arai, Satoshi Fukumoto

30th ISSAT International Conference on Reliability and Quality in Design (RQD 2025) 2025年8月査読有り責任著者
Reliability and Safety Evaluation of COTS Based Cloud Railway Signalling Systems

Junki Takamatsu, Takashi Toyama, Mamoru Ohara, Masayuki Arai, Satoshi Fukumoto

The 8th International Conference on System Reliability and Safety (ICSRS 2024) 608-614 2024年11月査読有り責任著者
A Low Power Oriented Multiple Target Test Generation Method for 2-Cycle Gate-Exhaustive Faults

T. Hosokawa, M. Mizota, M. Yoshimura, M. Arai

IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT 2024 ) 2024年10月査読有り最終著者
An Estimation Method of Defect Types Using Artificial Neural Networks and Fault Detection Information

Natsuki Ota, Toshinori Hosokawa, Koji Yamazaki, Yukari Yamauchi, Masayuki Arai

IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT 2023) 2023年10月査読有り最終著者
Toward Improvement and Evaluation of Reconstruction Capability of CapsNet-Based Wafer Map Defect Pattern Classifier

Yuki Yamanaka, Masayuki Arai, Yoshikazu Nagamura, Satoshi Fukumoto

THE 7TH IEEE INTERNATIONAL TEST CONFERENCE IN ASIA (ITC-ASIA) 2023 2023年9月査読有り責任著者
Reliability Evaluation of Cloud-Based Railway Signalling Systems,Using COTS-Based Asynchronous Processing

Takashi Toyama, Mamoru Ohara, Masayuki Arai, Satoshi Fukumoto

The 10th Asia-Pacific International Symposium on Advanced Reliability and Maintenance 2022年10月21日査読有り
Note on CapsNet-Based Wafer Map Defect Pattern Classification

Itsuki Fujita, Yoshikazu Nagamura, Masayuki Arai, Satoshi Fukumoto

Proceedings of IEEE Asian Test Symposium 37-42 2021年11月25日査読有り責任著者
An Estimation Method of Defect Types for Suspected Logical Faulty Lines Using Artificial Neural Networks and Fault Detection Information of Universal Logical Fault Model

Natsuki Ohta, Toshinori Hosokawa, Koji Yamazaki, Yukari Yamauchi and Masayuki Arai

Proceedings of IEEE Workshop on RTL and High Level Test (WRTLT 2021) 23-28 2021年11月3日査読有り最終著者
Layout Feature Extraction using CNN Classification in Root Cause Analysis of LSI Defects

Yoshikazu Nagamura, Koji Arima, Masayuki Arai, Satoshi Fukumoto

IEEE Transactions on Semiconductor Manufacturing 34(2) 153-160 2021年5月査読有り
Evaluation of CNN-Based Defect Location Estimation on LSI Layouts

Yoshikazu Nagamura, Masayuki Arai and Satoshi Fukumoto

Proceedings of IEEE Workshop on RTL & High Level Testing (WRTLT 2020) 2020年11月26日査読有り責任著者
CNN-based Layout Segment Classification for Analysis of Layout-induced Failures

Yoshikazu Nagamura, Takashi Ide, Masayuki Arai, Satoshi Fukumoto

IEEE Transactions on Semiconductor Manufacturing 33(4) 597-605 2020年11月査読有り
Multiple Target Test Generation Method for Gate-Exhaustive Faults to Reduce the Number of Test Patterns Using Partial MaxSAT

Ryuki Asami, Toshinori Hosokawa, Masayoshi Yoshimura, Masayuki Arai

The 33rd IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT 2020) 2020年10月査読有り
A Fine-Grained SDN Rule Table Partitioning and Distribution

Yutaro Yoshikawa, Masayuki Arai

Proceedings of IEEE Pacific Rim International Symposium on Dependable Computing (PRDC 2019) 2019年12月1日査読有り
A Don't Care Identification-Filling Co-Optimization Method for Low Capture Power Testing Using Partial MaxSAT

Kenichiro Misawa, Toshinori Hosokawa, Hiroshi Yamazaki, Masayoshi Yoshimura and Masayuki Arai

Proceedings of IEEE Workshop on RTL & High Level Testing (WRTLT 2019) 2019年11月査読有り
A Low Capture Power Oriented X-filling Method Using Partial MaxSAT Iteratively

T. Hosokawa, K. Misawa, Y. Hirama, H.Yamazaki, M. Yoshimura and M. Arai

The 32nd IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT 2019) 2019年10月査読有り
A SAT-Based Approach for SDN Rule Table Distribution

Ryota Ogasawara, Masayuki Arai

Proceedings of IEEE Pacific Rim International Symposium on Dependable Computing (PRDC 2018) 2018年12月査読有り責任著者
Layout-Aware Fast Bridge/Open Test Generation by 2-Step Pattern Reordering

Masayuki Arai, Shingo Inuyama, Kazuhiko Iwasaki

IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences E101-A(12) 2262-2270 2018年12月査読有り筆頭著者
パイプラインプロセッサにおけるカスケードTMRの歩留りと欠陥レベルの解析手法

新井雅之,岩崎一彦

電子情報通信学会和文論文誌D J101-D(10) 1462-1465 2018年10月査読有り筆頭著者

もっとみる

講演・口頭発表等

レイアウト起因LSI欠陥を検出するための生成AIを用いたデータ拡張の検討

川口大樹, 永村美一, 新井雅之, 福本聡

組込み技術とネットワークに関するワークショップ (ETNET2025) 2025年3月18日
ウェハマップ欠陥パターン分類精度向上のための自己訓練および超解像度化手法の適用

黒川潤, 永村美一, 新井雅之, 福本聡

電子情報通信学会ディペンダブルコンピューティング研究会 2025年2月28日
k時間展開モデルを用いたランダムパターンレジスタント故障のシード生成法

曽根隆暢, 細川利典, 吉村正義, 新井雅之

電子情報通信学会ディペンダブルコンピューティング研究会 2024年12月6日
観/悲観構造的記号シミュレーションを用いたテスト並列化のためのドントケア割当て及びテストスケジューリング法

徳田晴太, 細川利典, 吉村正義, 新井雅之

2024年並列／分散／協調処理に関するサマー・ワークショップ（SWoPP 2024） 2024年8月8日
CapsNetベースウェハマップ欠陥パターン分類法における分類精度向上の試み～生成画像の適用およびデコーダリサイズの検討～

青山智哉, 杉山萌, 新井雅之, 福本聡

2024年並列／分散／協調処理に関するサマー・ワークショップ（SWoPP 2024） 2024年8月8日
確率モデルによるCOTSベースクラウド型鉄道信号システムの信頼性・安全性評価

高松純貴, 遠山喬, 大原衛, 新井雅之, 福本聡

組込み技術とネットワークに関するワークショップ (ETNET2024) 2024年3月22日
擬似ブール最適化を用いた2サイクルゲート網羅故障のための低消費電力指向複数目標故障テスト生成法

溝田桃菜, 細川利典, 吉村正義, 新井雅之

電子情報通信学会ディペンダブルコンピューティング研究会 2024年2月28日
CapsNetによるウェハマップ欠陥パターン分類精度の改善

山中祐輝, 永村美一, 新井雅之, 福本聡

電子情報通信学会ディペンダブルコンピューティング研究会 2024年2月28日
ブートストラップ法を用いたウェハマップ欠陥パターン分類におけるラベリングの評価

黒川潤, 永村美一, 新井雅之, 福本聡

電子情報通信学会ディペンダブルコンピューティング研究会（Winter Workshop on Safety) 2023年12月8日
組込み自己テストにおける両立可能故障集合を用いた複数ランダムパターンレジスタント故障のシード生成法

曽根隆暢, 細川利典, 吉村正義, 新井雅之

電子情報通信学会ディペンダブルコンピューティング研究会（Winter Workshop on Safety) 2023年12月8日
レイアウト起因LSI欠陥検出における欠陥モデルとデータ拡張手法の検討

杉岡拓海, 永村美一, 新井雅之, 福本聡

電子情報通信学会ディペンダブルコンピューティング研究会（デザインガイア 2023) 2023年11月16日
攻撃者を考慮したモバイルクラウドソーシングにおける協調タスク依頼手法の評価

内田直希, 稲垣景子, 福本聡, 新井雅之

2023年並列／分散／協調処理に関する『函館』サマー・ワークショップ (SWoPP2023) 2023年8月4日
COTSベースクラウド型鉄道信号システムにおける乗っ取りを考慮した信頼性評価に関する一考察

高松純貴, 遠山喬, 大原衛, 新井雅之, 福本聡

電子情報通信学会ディペンダブルコンピューティング研究会，コンピュータシステム研究会，情報処理学会アーキテクチャ研究会合同研究会(HotSPA2023) 2023年6月5日
CapsNetを用いた高解像度ウェハマップの欠陥パターン分類法におけるScratch再構成に関する考察

山中祐輝,永村美一,新井雅之,福本聡

組込み技術とネットワークに関するワークショップ (ETNET2023) 2023年3月23日
2パターン並列テストのためのコントローラの制御信号のドントケア割当て法

徐浩豊,細川利典,吉村正義,新井雅之

電子情報通信学会ディペンダブルコンピューティング研究会 2023年2月28日
レイアウト起因LSI欠陥検出のためのFSGANを用いたデータ拡張に関する検討

杉岡拓海,永村美一,新井雅之,福本聡

電子情報通信学会ディペンダブルコンピューティング研究会 2023年2月28日
並列テストのためのコントローラの制御信号のドントケア割当てアルゴリズム

徐浩豊,細川利典,吉村正義,新井雅之

電子情報通信学会ディペンダブルコンピューティング研究会，コンピュータシステム研究会，情報処理学会アーキテクチャ研究会合同研究会(HotSPA2022) 2022年10月12日
CapsNetを用いた高解像度ウェハマップの欠陥パターン分類法に関する考察

山中祐輝,永村美一,新井雅之,福本聡

電子情報通信学会ディペンダブルコンピューティング研究会，コンピュータシステム研究会，情報処理学会システム・アーキテクチャ研究会合同研究会(HotSPA2022) 2022年10月12日
故障励起条件を用いた低消費電力指向テスト生成法の高速化

三浦怜,細川利典,吉村正義,新井雅之)

2022年並列／分散／協調処理に関する『下関』サマー・ワークショップ (SWoPP2022) 2022年7月27日
時空間冗長に基づくCOTSベースクラウド型鉄道信号システムの信頼性評価

高松純貴,遠山喬,大原衛,新井雅之,福本聡

2022年並列／分散／協調処理に関する『下関』サマー・ワークショップ (SWoPP2022) 2022年7月27日

もっとみる

所属学協会

共同研究・競争的資金等の研究課題

マルチモデルサンプリングに基づくSoCの欠陥レベル見積り及び削減法

基盤研究(C) 2019年4月 - 2022年3月
高電磁環境下での周期的多重過渡故障のオンラインマスク法

日本学術振興会科学研究費助成事業若手研究(B) 2015年4月 - 2018年3月

新井雅之
高電磁環境下の新しい過渡故障モデルに対する耐故障順序回路の検討

日本学術振興会科学研究費助成事業基盤研究(C) 2012年4月 - 2015年3月

福本聡
クリティカルエリアサンプリングによるＳｏＣの欠陥レベル削減に関する研究

日本学術振興会科学研究費助成事業若手研究(B) 2011年4月 - 2014年3月

新井雅之
レイアウト情報を用いたＳＯＣ市場不良率予測の高精度化手法に関する研究

基盤研究(C) 2011年4月 - 2014年3月

岩崎一彦
誤りからの自己回復機能を持つSoCベース・ディペンダブル・プロセッサの基礎的検討

日本学術振興会科学研究費助成事業基盤研究(C) 2006年4月 - 2009年3月

福本聡
SAN/NASを用いたSoC設計システム向け高信頼分散ストレージクラスタの研究

日本学術振興会科学研究費助成事業基盤研究(C) 2003年4月 - 2006年3月

福本聡

産業財産権

2011-118492 テストフロー提示コンピュータプログラム、テストフロー提示コンピュータシステム

岩崎一彦,新井雅之, 市野憲一
2009-204402 半導体集積回路およびテストパターン発生方法

岩崎一彦,新井雅之,周藤明史
2008-304474 テスト構成の半導体集積回路

新井雅之,岩崎一彦,福本聡,正田剛史,西本順一
2006-292401 テスト構成の半導体集積回路およびそのテスト方法

新井雅之,岩崎一彦,福本聡,正田剛史,西本順一
2004-273044 半導体装置の検査方法

佐藤正幸,大塚信行,板橋裕行,村井崇,山形優輝,市野憲一,新井雅之,福本聡,岩崎一彦
2004-101419 テストパターン発生器における最適初期値の決定方法および装置

市野憲一,新井雅之,福本聡,岩崎一彦,正田剛史,佐藤正幸
2003-258776 通信装置、通信システム及びテレビ会議システム

新井雅之,黒須一司,大原衛,鈴木龍,福本聡,岩崎一彦

新井雅之

基本情報

研究キーワード

研究分野

経歴

学歴

委員歴

受賞

論文

講演・口頭発表等

所属学協会

共同研究・競争的資金等の研究課題

産業財産権

メニュー

共著者の一覧