小野寺秀俊 (Hidetoshi Onodera) - マイポータル

基本情報

所属: 京都大学大学院情報学研究科通信情報システム専攻情報学研究科通信情報システム専攻教授

学位: 工学博士

J-GLOBAL ID: 200901027626254962
researchmap会員ID: 1000027534

外部リンク

研究キーワード

研究分野

ものづくり技術（機械・電気電子・化学工学） / 電子デバイス、電子機器 /

学歴

委員歴

2001年 - 2002年

IEEE, Solid-State Circuits Society,Kansai Chapter,Chairman
2000年 - 2001年

電子情報通信学会, VLSI設計技術研究専門委員会委員長

受賞

1984年

丹羽記念賞

論文

624

Approximation-Based System Implementation for Real-Time Minimum Energy Point Tracking over a Wide Operating Performance Region

Shoya SONODA, Jun SHIOMI, Hidetoshi ONODERA

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E106.A(3) 542-550 2023年3月1日
Via-switch FPGA with transistor-free programmability enabling energy-efficient near-memory parallel computation

Masanori Hashimoto, Xu Bai, Naoki Banno, Munehiro Tada, Toshitsugu Sakamoto, Jaehoon Yu, Ryutaro Doi, Hidetoshi Onodera, Takashi Imagawa, Hiroyuki Ochi …

Japanese Journal of Applied Physics 61(SM) SM0804-SM0804 2022年10月1日
Homogeneous Ring Oscillator with Staggered Layout for Gate-level Delay Characterization

Misaki Udo, Mahfuzul Islam, Hidetoshi Onodera

IEEE International Conference on Microelectronic Test Structures 2022-March 2022年
Zero-Aware Fine-Grained Power Gating for Standard-Cell Memories in Voltage-Scaled Circuits.

Jun Shiomi, Shogo Terada, Tohru Ishihara, Hidetoshi Onodera

SOCC 1-6 2022年
Tamper-Resistant Optical Logic Circuits Based on Integrated Nanophotonics

Jun Shiomi, Shuya Kotsugi, Boyu Dong, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi

2021 58th ACM/IEEE Design Automation Conference (DAC) 2021年12月5日
Supply and Threshold Voltage Scaling for Minimum Energy Operation over a Wide Operating Performance Region

Shoya SONODA, Jun SHIOMI, Hidetoshi ONODERA

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E104.A(11) 1566-1576 2021年11月1日
A Synthesis Method Based on Multi-Stage Optimization for Power-Efficient Integrated Optical Logic Circuits

Ryosuke MATSUO, Jun SHIOMI, Tohru ISHIHARA, Hidetoshi ONODERA, Akihiko SHINYA, Masaya NOTOMI

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E104.A(11) 1546-1554 2021年11月1日
Evaluation Metrics for the Cost of Data Movement in Deep Neural Network Acceleration

Hongjie XU, Jun SHIOMI, Hidetoshi ONODERA

IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences E104.A(11) 1488-1498 2021年11月1日
A DLL-Based Body Bias Generator with Independent P-Well and N-Well Biasing for Minimum Energy Operation

Kentaro NAGAI, Jun SHIOMI, Hidetoshi ONODERA

IEICE Transactions on Electronics E104.C(10) 617-624 2021年10月1日
CDF distance based statistical parameter extraction using nonlinear delay variation models

Kensuke Murakami, Mahfuzul Islam, Hidetoshi Onodera

Proceedings - 2021 IEEE 27th International Symposium on On-Line Testing and Robust System Design, IOLTS 2021 2021年6月28日
Supplemental PDK for ASAP7 using synopsys flow

Shinichi Nishizawa, Shih-Ting Lin, Yih-Lang Li, Hidetoshi Onodera

IPSJ Transactions on System LSI Design Methodology 14 24-26 2021年
A DLL-based Body Bias Generator for Minimum Energy Operation with Independent P-well and N-well Bias

Kentaro Nagai, Jun Shiomi, Hidetoshi Onodera

Proceedings of 2020 IEEE Asia Pacific Conference on Circuits and Systems, APCCAS 2020 31-34 2020年12月8日
Design of a 45 Gb/s, 98 fJ/bit, 0.02 mm(2) Transimpedance Amplifier with Peaking-Dedicated Inductor in 65-nm CMOS

Akira Tsuchiya, Akitaka Hiratsuka, Kenji Tanaka, Hiroyuki Fukuyama, Naoki Miura, Hideyuki Nosaka, Hidetoshi Onodera

IEICE TRANSACTIONS ON ELECTRONICS E103C(10) 489-496 2020年10月
Dynamic Supply and Threshold Voltage Scaling towards Runtime Energy Optimization over a Wide Operating Performance Region

Shoya Sonoda, Jun Shiomi, Hidetoshi Onodera

International System on Chip Conference 2020- 236-241 2020年9月8日
On-chip memory optimized CNN accelerator with efficient partial-sum accumulation

Hongjie Xu, Jun Shiomi, Hidetoshi Onodera

Proceedings of the ACM Great Lakes Symposium on VLSI, GLSVLSI 21-26 2020年9月7日
Increased Delay Variability due to Random Telegraph Noise under Dynamic Back-gate Tuning

Misaki Udo, Kensuke Murakami, A. K.M.Mahfuzul Islam, Hidetoshi Onodera

IEEE International Conference on Microelectronic Test Structures 2020-May 2020年5月
Via-Switch FPGA: 65nm CMOS Implementation and Architecture Extension for AI Applications

M. Hashimoto, X. Bai, N. Banno, M. Tada, T, Sakamoto, J. Yu, R. Doi, Y. Araki, H. Onodera …

Technical Digest of International Solid-State Circuits Conference (ISSCC) 502-+ 2020年2月査読有り
A Synthesis Method for Power-Efficient Integrated Optical Logic Circuits Towards Light Speed Processing.

Ryosuke Matsuo, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi

2020 IEEE Computer Society Annual Symposium on VLSI(ISVLSI) 488-493 2020年
An Optical Accelerator for Deep Neural Network Based on Integrated Nanophotonics.

Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Masaya Notomi

International Conference on Rebooting Computing(ICRC) 95-101 2020年
MOSDA: On-chip Memory Optimized Sparse Deep Neural Network Accelerator with Efficient Index Matching

Hongjie Xu, Jun Shiomi, Hidetoshi Onodera

IEEE Open Journal of Circuits and Systems 1-1 2020年

もっとみる

MISC

161

電源電圧と基板電圧の動的調整がランダムテレグラフノイズに起因する遅延ばらつきに及ぼす影響

有働, 岬, 村上, 健祐, イスラム, マーフズル, 小野寺, 秀俊

DAシンポジウム2020論文集 2020 65-71 2020年8月31日
回路遅延の非線形モデルを用いたモンテカルロ法による遅延ばらつき解析

村上, 健祐, イスラム, マーフズル, 小野寺, 秀俊

DAシンポジウム2020論文集 2020 59-64 2020年8月31日
集積ナノフォトニクスに基づく近似並列乗算器を用いた低レイテンシ光ニューラルネットワーク—VLSI設計技術 ; デザインガイア2019 : VLSI設計の新しい大地

塩見準, 石原亨, 小野寺秀俊, 新家昭彦, 納富雅也

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 119(282) 127-132 2019年11月
A Process-Scheduler-Based Approach to Minimum Energy Point Tracking

Shengyu Liu, Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera

DA Symposium 2019 (poster) 2019年8月
幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法—A Method of Constructing a Replica Circuit Tracking Maximum Delay Characteristics of an LSI Circuit over a Wide Range of Operating Environments—VLSI設計技術

福田展和, 塩見準, 石原亨, 小野寺秀俊

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 118(29) 25-30 2018年5月16日
<高校生のページ>人に寄り添う安全安心なコンピュータの実現を目指して

石原亨, 小野寺秀俊

Cue : 京都大学電気関係教室技術情報誌 38 58-62 2017年9月
IoT向け超省エネルギープロセッサのための完全ディジタル型メモリ

塩見準, 石原亨, 小野寺秀俊

LSIとシステムのワークショップ2017 (poster) 2017年5月
ロジック部およびメモリ部の独立電圧制御によるプロセッサの消費エネルギー最小化 (ディペンダブルコンピューティング) -- (組込み技術とネットワークに関するワークショップETNET2017)

塩見準, 石原亨, 小野寺秀俊

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(511) 87-92 2017年3月9日
Low-Power IoT Processor Integrating Voltage-Scalable Fully Digital Memories

Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera

IoT Ten-Cent System-on-Chip Challenge at Design, Automation and Test in Europe (DATE) 2017 (poster) 2017年3月
A Voltage-Scalable Fully Digital On-Chip Memory for Ultra-Low-Power IoT Processors

Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera

University Booth at Design, Automation and Test in Europe (DATE) 2017 (poster) 2017年3月
招待講演高密度・高速光インターコネクトに向けたCMOS光受信回路の開発 (通信方式)

土谷亮, 中尾拓矢, 中野慎介, 野河正史, 野坂秀之, 小野寺秀俊

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(468) 59-62 2017年2月23日
40nm SiONプロセスにおけるランダムテレグラフノイズ複合欠陥モデルを用いた回路解析手法 (VLSI設計技術) -- (デザインガイア2016 : VLSI設計の新しい大地)

藪内美智太郎, 大島梓, 駒脇拓弥, 岸田亮, 古田潤, 小林和淑, Weckx Pieter, Kaczer Ben, 松本高士, 小野寺秀俊

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(330) 49-54 2016年11月28日
ロジック部とメモリ部で独立して電圧制御可能なエネルギー最小点追跡プロセッサ

塩見準, 小野寺秀俊

IEEE SSCS Japan Chapter VDEC Design Award 2016年8月
CMOS LSIにおけるエネルギー最小点追跡のための電源電圧としきい値電圧の動的調節指針 (ディペンダブルコンピューティング) -- (組込み技術とネットワークに関するワークショップETNET2016)

竹下俊宏, 塩見準, 石原亨, 小野寺秀俊

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 115(519) 187-192 2016年3月24日
C-12-26 25Gb/s, 480mW, 3.3Vpp小型CMOS変調器ドライバ(C-12.集積回路,一般セッション)

中野慎介, 野河正史, 土谷亮, 小野寺秀俊, 野坂秀之

電子情報通信学会総合大会講演論文集 2016(2) 99-99 2016年3月1日
Slew- and Variability-Aware Logical Effort for Near-Threshold Circuit Design

8th International Workshop on Variability Modeling and Charactorization (VMC) 2015年11月査読有り
Impact of Cell Distance and Well-contact Density on Neutron-induced Multiple Cell Upsets

Jun Furuta, Kazutoshi Kobayashi, Hidetoshi Onodera

IEICE Trans. on Electronics E98-C(4) 1745-1353 2015年4月査読有り
電源電圧としきい値電圧の同時最適化が集積回路の消費エネルギーに与える影響の解析 (VLSI設計技術)

竹下俊宏, 西澤真一, Islam A. K. M. Mahfuzul, 石原亨, 小野寺秀俊

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 114(426) 111-116 2015年1月29日
電源電圧としきい値電圧の同時最適化が集積回路の消費エネルギーに与える影響の解析

竹下俊宏, 西澤真一, IslamA.K.M Mahfuzul, 石原亨, 小野寺秀俊

情報処理学会研究報告. SLDM, [システムLSI設計技術] 2015(20) 1-6 2015年1月22日
A Lognormal Timing Model and Design Guidelines for Near-Threshold Circuits

Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera

International Workshop on Variability Modeling and Characterization (VMC) 2014年11月査読有り

もっとみる

書籍等出版物

VLSI Design and Test for Systems Dependability, Shojiro Asai Ed.

Hidetoshi Onodera (担当:分担執筆, 範囲:Chapter 3 Radiation-Induced Soft Errors, Chapter 5 Variations in Device Characteristics, Chapter 27 Applications of Reconfigurable Processors as Embedded Automatons in the IoT Sensor Networks in Space)

Springer 2018年8月
情報処理学会論文誌「システムLSI設計とその技術」

小野寺秀俊

情報処理学会論文誌 2007年
IEICE Transactions on Fundamentals, Special Section on VLSI Design and CAD Algorithms

Hidetoshi Onodera

IEICE Transactions on Fundamentals,E89-A,12 2006年
LSI配線の解析と合成 ---ディープサブミクロン世代のLSI設計技術---

小野寺秀俊

培風館 2003年
IEICE Transaction on Fundamentals

Hidetoshi Onodera

SepcialSection on CAD,Vol.E84-A,No. 11 2001年

講演・口頭発表等

Reconfigurable Architecture for Dependability and Energy Efficiency

小野寺秀俊

International Workshop on Cross-layer Resiliency 2019年7月30日招待有り
Minimum Energy Operation of Voltage-Scaled Circuits

小野寺秀俊

International Workshop on Cross-layer Resiliency 2018年8月17日招待有り
Toward minimum energy operation of voltage-scaled circuits

小野寺秀俊

IEEE/ACM 10th Workshop on Variability Modeling and Characterization 2017年11月16日招待有り
Toward minimum energy operation

International Workshop on Cross-Layer Resiliency 2017年7月21日招待有り
Circuit Aging - Measurement Techniques

IEEE International Reliability Physics Symposium, Monday Tutorial 2016年4月18日招待有り
IoT時代の設計課題

小野寺秀俊

電子情報通信学会集積回路研究会 2016年3月4日招待有り
Design Challenges and Solutions in the era of IoT

小野寺秀俊

IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC) 2015年10月7日招待有り
Dependable VLSI Platform with Variability and Soft-Error Resilience

International Conference on Integrated Circutis, Design, and Verification 2015年8月11日招待有り
Energy-Efficient Computing with Algorithm Embedded Hardware

International Workshop on Cross-Layer Resiliency 2015年7月20日招待有り
Variability and Soft-error Resilience in Dependable VLSI Platform

Yukio Mitsuyama, Hidetoshi Onodera

2014 IEEE 23rd Asian Test Symposium 2014年11月17日招待有り
Impact of Random Telegraph Noise on CMOS Logic Circuit Reliability

Takashi Matsumoto, Kazutoshi Kobayashi, Hidetoshi Onodera

2014 IEEE Custom Integrated Circuits Conference 2014年9月17日招待有り
Characterization and compensation of performance variability using on-chip monitors

A.K.M. Mahfuzul Islam, Hidetoshi Onodera

2014 International Symposium on VLSI Design, Automation and Test (VLSI-DAT) 2014年4月28日招待有り
Variability in Timing Where is Statitical Timing?

Hidetoshi Onodera

TAU 2013年3月28日招待有り
Dependable VLSI Platform using Robust Fabrics

Hidetoshi Onodera

18th Asia and South Pacific Design Automation Conference (ASP-DAC) 2013 2013年1月23日招待有り
The Empire Strikes Back or Attack of the Clones? The Once and Future CAD

Hidetoshi Onodera

ICCAD 2012年11月5日招待有り
Japan Science and Technology Agency (JST) program on Dependable VLSI Platform project

Hidetoshi Onodera

Design, Automation & Test in Europe 2012年3月16日招待有り
Dependable VLSI Program in Japan -- Program overview and the curent status of dependable VLSI platform project --

Hidetoshi Onodera

Asian Test Symposium 2011年11月22日招待有り
Understanding CMOS Variability for More Moore

Hidetoshi Onodera

Design, Automation & Test in Europe 2010年3月11日招待有り
Characterization of WID Delay Variability Using RO-array Test Structures

Hidetoshi Onodera, Haruhiko Terada

2009 8th IEEE International Conference on ASIC 2009年10月21日招待有り
Dependable VLSI Platform Using Robust Fabric

Hidetoshi Onodera

International Workshop on Emerging Circuits and Systems 2009年7月6日招待有り

もっとみる

所属学協会

Works(作品等)

LSI製造ばらつきモデルを内蔵した統計解析回路シミュレータの研究開発

2005年
Optimal Design Methodology under Substrate Biasing

2005年
ばらつき考慮タイミング設計手法開発

2003年 - 2004年
Variation-aware Timing Analysis Techniques

2003年 - 2004年
基板バイアス制御下での最適設計技術

2004年
Development of Statistical Circuit Simulator with Embedded Statistical Device Models

2004年
LSI回路挙動シミュレーション技術に関する研究

2000年 - 2001年
Circuit Simulation Techniques for LSIs

2000年 - 2001年
オンデマンドライブラリを用いたDSM ASICの詳細設計手法

1998年 - 2001年
DSM ASIC Design Methodology with On-Demand Library Generation

1998年 - 2001年

共同研究・競争的資金等の研究課題

IoT社会の実現を目指した次世代コンピューティング基盤の研究

日本学術振興会科学研究費助成事業基盤研究(B) 2017年4月 - 2020年3月

石原亨, 増田豊, 小野寺秀俊
自律的に最小エネルギー動作を実現する集積回路設計技術

日本学術振興会科学研究費助成事業基盤研究(A) 2016年4月 - 2020年3月

小野寺秀俊, 塩見準, 石原亨, 土谷亮
環境発電技術を用いた社会に溶け込むコンピューティング基盤の研究

日本学術振興会科学研究費助成事業基盤研究(B) 2014年4月 - 2017年3月

石原亨, 土谷亮, 小野寺秀俊
自律的特性補償により閾値付近の低電圧まで安定動作する集積回路設計技術

日本学術振興会科学研究費助成事業基盤研究(B) 2013年4月 - 2017年3月

小野寺秀俊, 土谷亮, 石原亨, 西澤真一
低電圧安定動作を実現する集積回路ハードウェア設計技術

日本学術振興会科学研究費助成事業基盤研究(B) 2010年 - 2012年

小野寺秀俊, 土谷亮, 小林和淑
ばらつきや欠陥を克服する集積回路ハードウェア設計技術

日本学術振興会科学研究費助成事業基盤研究(B) 2007年 - 2009年

小野寺秀俊, 小林和淑, 土谷亮
集積回路における高速信号伝送技術の研究

日本学術振興会科学研究費助成事業基盤研究(B) 2002年 - 2004年

小野寺秀俊, 小林和淑, 橋本昌宜
動き補償を利用した動画像の実時間背景・対象物分離アルゴリズムとハードウエアの開発

日本学術振興会科学研究費助成事業特定領域研究 2001年 - 2002年

小野寺秀俊, 橋本昌宜, 小林和淑
エネルギー回復型低消費電力プロセッサーアーキテクチャの開発

日本学術振興会科学研究費助成事業基盤研究(B) 1999年 - 2001年

MOSHNYAGA Vasily, 小野寺秀俊, 鶴田直之, 末次正
大規模集積回路の統計的特性解析・最適化手法の開発

日本学術振興会科学研究費助成事業基盤研究(B) 1999年 - 2001年

小野寺秀俊, 神原弘之, 橋本昌宜, 小林和淑
低ビットレート・マルチメディア伝送を行う機能素子LSIの開発

日本学術振興会科学研究費助成事業基盤研究(B) 1998年 - 2000年

小野寺秀俊, 田丸啓吉, 小林和淑, 小野寺秀俊
実時間動き補償用メモリ混載型低消費電力プロセッサの開発

日本学術振興会科学研究費助成事業基盤研究(C) 1998年 - 1999年

MOSHNYAGA Vasily, 田丸啓吉, 鶴田直之, 首藤公昭, 小林和淑, 小野寺秀俊
超微細構造集積回路の詳細設計最適化手法

日本学術振興会科学研究費助成事業基盤研究(C) 1997年 - 1998年

小野寺秀俊, 小林和淑, 田丸啓吉, VASILY Moshn
VLSIシステム設計教育カリキュラムの開発

日本学術振興会科学研究費助成事業基盤研究(A) 1996年 - 1997年

安浦寛人, 岩井原瑞穂, 村上和彰, 小野寺秀俊, 山崎勝弘, 末吉敏則, 佐藤政生
微細MOSFET統計的モデル化手法の開発

日本学術振興会科学研究費助成事業基盤研究(A) 1996年 - 1997年

小野寺秀俊, 松澤昭, 小林和淑, MOSHNYAGA Va, 田丸啓吉
機能メモリ型並列プロセッサを用いた計算機システムの開発

日本学術振興会科学研究費助成事業基盤研究(A) 1995年 - 1997年

田丸啓吉, 吉田豊彦, 小林和淑, MOSHNYAGA Va, 小野寺秀俊
回路特性制約を考慮したアナログ回路の素子値/レイアウト同時設計法の研究

日本学術振興会科学研究費助成事業一般研究(C) 1994年 - 1995年

小野寺秀俊, 小林和淑, MOSHNYAGA Va, 田丸啓吉
情報科学のための教育用マイクロプロセッサシステムの開発

日本学術振興会科学研究費助成事業試験研究(B) 1994年 - 1995年

安浦寛人, 岩井原瑞穂, 村上和彰, 佐藤政生, 小野寺秀俊, 山崎勝弘, 末吉敏則
LSI設計CAD評価用総合ベンチマークセットの開発

日本学術振興会科学研究費助成事業試験研究(B) 1994年 - 1995年

小野寺秀俊, 神原弘之, 小林和淑, MOSHNYAGA Va, 安浦寛人, 田丸啓吉
設計方法の獲得・再利用化による効率的なアナログLSI設計手法に関する研究

日本学術振興会科学研究費助成事業一般研究(B) 1993年 - 1995年

田丸啓吉, 小林和淑, VASILY Moshn, 小野寺秀俊

もっとみる

産業財産権

9082543 Indoctor
WO2015/025682 再構成可能な遅延回路、並びにその遅延回路を用いた遅延モニタ回路、ばらつき補正回路、ばらつき測定方法及びばらつき補正方法

小野寺秀俊, イスラム・エイケイエム・マーフズル
特願2014-086117 直交型ソレノイドインダクタ

中野慎介, 野河正史, 雨貝太郎, 土谷亮, 小野寺秀俊
特願2014-086116 ソレノイドインダクタ

中野慎介, 野河正史, 雨貝太郎, 土谷亮, 小野寺秀俊
5463580 インダクタ

大友祐輔, 桂井宏明, 小野寺秀俊, 土谷亮
5137141 トランスインピーダンスアンプ

中村誠, 小野寺秀俊, 土谷亮
特願2013-169965 集積回路における信号伝搬時間を測定する遅延モニタ回路及び遅延モニタ回路に用いる遅延回路

小野寺秀俊, イスラム・エイケイエム・マーフズル
5147061 トランスインピーダンスアンプ

中村誠, 岸根桂路, 小野寺秀俊, 土谷亮
特願2012-158359 ソレノイドインダクタ

中村誠, 小野寺秀俊, 土谷亮
特願2012-122702 可変インダクタおよびトランスインピーダンスアンプ

中村誠, 小野寺秀俊, 土谷亮
特願2012-118264 トランスインピーダンスアンプ

中村誠, 小野寺秀俊, 土谷亮, 宮脇成和
特願2011-128884 トランスインピーダンスアンプ

中村誠, 小野寺秀俊, 土谷亮
7,937,252 CMOS Model Generating Apparatus and Method, Program of the Method and Recording Medium
特願2010-209549 インダクタ

大友祐輔, 桂井宏明, 小野寺秀俊, 土谷亮
特願2010-134066 フリップフロップ回路

小林和淑, 古田潤, 小野寺秀俊
特願2007-095293 半導体集積回路の設計方法及び半導体集積回路設計装置

炭田昌哉, 小野寺秀俊
特願2006-029620 半導体デバイス及び半導体デバイスの配線方法

高務祐哲, 小林和淑, 小野寺秀俊, 石橋孝一郎, 笹川幸宏, 平田雅規
特願2005-308700 CMOSモデル作成装置、垓方法、垓方法のプログラム及び記録媒体

小野寺秀俊, 張徐亮, 小野信任

小野寺秀俊

基本情報

研究キーワード

研究分野

学歴

委員歴

受賞

論文

MISC

書籍等出版物

講演・口頭発表等

所属学協会

Works(作品等)

共同研究・競争的資金等の研究課題

産業財産権

メニュー

共著者の一覧