平本俊郎 (Toshiro Hiramoto) - マイポータル

A Nanosheet Oxide Semiconductor FET Using ALD InGaOx Channel for 3-D Integrated Devices

Kaito Hikake, Zhuo Li, Junxiang Hao, Chitra Pandy, Takuya Saraya, Toshiro Hiramoto, Takanori Takahashi, Mutsunori Uenuma, Yukiharu Uraoka, Masaharu Kobayashi

IEEE Transactions on Electron Devices 1-7 2024年
A Nanosheet Oxide Semiconductor FET Using ALD InGaOx Channel and InSnOx Electrode with Normally-off Operation, High Mobility and Reliability for 3D Integrated Devices

Kaito Hikake, Zhuo Li, Junxiang Hao, Chitra Pandy, Takuya Saraya, Toshiro Hiramoto, Takanori Takahashi, Mutsunori Uenuma, Yukiharu Uraoka, Masaharu Kobayashi

2023 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits) 2023年6月11日
Pixel-Parallel Three-Layer Stacked CMOS Image Sensors Using Double-Sided Hybrid Bonding of SOI Wafers

Masahide Goto, Yuki Honda, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, Toshiro Hiramoto

IEEE Transactions on Electron Devices 70(9) 4705-4711 2023年
Mesoscopic-scale grain formation in HfO2-based ferroelectric thin films and its impact on electrical characteristics

Masaharu Kobayashi, Jixuan Wu, Yoshiki Sawabe, Saraya Takuya, Toshiro Hiramoto

Nano Convergence 9(1) 2022年11月12日
A 3D Vertical-Channel Ferroelectric/Anti-Ferroelectric FET With Indium Oxide

Zhuo Li, Jixuan Wu, Xiaoran Mei, Xingyu Huang, Takuya Saraya, Toshiro Hiramoto, Takanori Takahashi, Mutsunori Uenuma, Yukiharu Uraoka, Masaharu Kobayashi

IEEE Electron Device Letters 43(8) 1227-1230 2022年8月
A Vertical Channel Ferroelectric/Anti-Ferroelectric FET with ALD InOx and Field-Induced Polar-Axis Alignment for 3D High-Density Memory

Zhuo Li, Jixuan Wu, Xiaoran Mei, Xingyu Huang, Takuya Saraya, Toshiro Hiramoto, Takanori Takahashi, Mutsunori Uenuma, Yukiharu Uraoka, Masaharu Kobayashi

2022 IEEE Silicon Nanoelectronics Workshop (SNW) 2022年6月11日
A simulation study on memory characteristics of InGaZnO-channel ferroelectric FETs with 2D planar and 3D structures

Fei Mo, Xiaoran Mei, Takuya Saraya, Toshiro Hiramoto, Masaharu Kobayashi

Japanese Journal of Applied Physics 61(SC) SC1013-SC1013 2022年5月1日
3-Layer Stacking Technology with Pixel-Wise Interconnections for Image Sensors Using Hybrid Bonding of Silicon-on-Insulator Wafers Mediated by Thin Si Layers

Masahide Goto, Yuki Honda, Masakazu Nanba, Yoshinori Iguchi, Eiji Higurashi, Takuya Saraya, Masaharu Kobayashi, Hiroshi Toshiyoshi, Toshiro Hiramoto

Proceedings - Electronic Components and Technology Conference 2022-May 122-125 2022年
3-Layer Stacked Pixel-Parallel CMOS Image Sensors Using Hybrid Bonding of SOI Wafers

Masahide Goto, Yuki Honda, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, Toshiro Hiramoto

IS and T International Symposium on Electronic Imaging Science and Technology 34(7) 2022年
Efficient Erase Operation by GIDL Current for 3D Structure FeFETs with Gate Stack Engineering and Compact Long-term Retention Model

Fei Mo, Jiawen Xiang, Xiaoran Mei, Yoshiki Sawabe, Takuya Saraya, Toshiro Hiramoto, Chun-Jung Su, Vita Pi-Ho Hu, Masaharu Kobayashi

IEEE Journal of the Electron Devices Society 1-1 2022年
Monolithic Integration of Oxide Semiconductor FET and Ferroelectric Capacitor Enabled by Sn-Doped InGaZnO for 3-D Embedded RAM Application

Jixuan Wu, Fei Mo, Takuya Saraya, Toshiro Hiramoto, Mototaka Ochi, Hiroshi Goto, Masaharu Kobayashi

IEEE Transactions on Electron Devices 68(12) 6617-6622 2021年12月
Variability characteristics and corner effects of gate-all-around (GAA) p-type poly-Si junctionless nanowire/nanosheet transistors

Min-Ju Ahn, Takuya Saraya, Masaharu Kobayashi, Toshiro Hiramoto

Japanese Journal of Applied Physics 60 2021年5月1日
TCAD validation of an intercept-at-zero-gate-length MOSFET series resistance extraction method

Kiyoshi Takeuchi, Tomoko Mizutani, Takuya Saraya, Masaharu Kobayashi, Toshiro Hiramoto

VLSI-TSA 2021 - 2021 International Symposium on VLSI Technology, Systems and Applications, Proceedings 2021年4月19日
Subthreshold Swing in Silicon Gate-All-Around Nanowire MOSFET at Cryogenic Temperature

Shohei Sekiguchi, Min-Ju Ahn, Takuya Saraya, Masaharu Kobayashi, Toshiro Hiramoto

2021 5th IEEE Electron Devices Technology and Manufacturing Conference, EDTM 2021 2021年4月8日
Accurate TCAD simulation of trench-gate IGBTs and its application to prediction of carrier lifetime requirements for future scaled devices

M. Watanabe, N. Shigyo, T. Hoshii, K. Furukawa, K. Kakushima, K. Satoh, T. Matsudai, T. Saraya, T. Takakura, I. Muneta …

2021 5th IEEE Electron Devices Technology and Manufacturing Conference, EDTM 2021 2021年4月
Design space exploration of hysteretic negative capacitance ferroelectric FETs based on static solutions of Landau-Khalatnikov model for nonvolatile memory applications

Kiyoshi Takeuchi, Masaharu Kobayashi, Toshiro Hiramoto

Japanese Journal of Applied Physics 60(3) 2021年3月1日
Study on the Roles of Charge Trapping and Fixed Charge on Subthreshold Characteristics of FeFETs

C. Jin, C. J. Su, Y. J. Lee, P. J. Sung, T. Hiramoto, M. Kobayashi

IEEE Transactions on Electron Devices 68(3) 1304-1312 2021年3月
Reconfigurable Multivalue Logic Functions of a Silicon Ellipsoidal Quantum-Dot Transistor Operating at Room Temperature

Youngmin Lee, Jin Woo Lee, Sejoon Lee, Toshiro Hiramoto, Kang L. Wang

ACS Nano 2021年
Ultrathin MoS2-Channel FeFET Memory with Enhanced Ferroelectricity in HfZrO2 and Body-Potential Control

Jiawen Xiang, Wen Hsin Chang, Takuya Saraya, Toshiro Hiramoto, Toshifumi Irisawa, Masaharu Kobayashi

IEEE Journal of the Electron Devices Society 10 1-1 2021年
A first-principles study on ferroelectric phase formation of Si-doped HfO2 through nucleation and phase transition in thermal process

Jixuan Wu, Fei Mo, Takuya Saraya, Toshiro Hiramoto, Masaharu Kobayashi

Applied Physics Letters 117(25) 252904-252904 2020年12月21日

もっとみる

MISC

323

SOIウェハのハイブリッド接合を用いた画素並列3層積層CMOSイメージセンサ—Pixel-Parallel 3-Layer Stacked CMOS Image Sensors Using Hybrid Bonding of SOI Wafers

後藤正英, 本田悠葵, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋, 平本俊郎

「センサ・マイクロマシンと応用システム」シンポジウム論文集電気学会センサ・マイクロマシン部門 [編] 39 5p 2022年11月
SOIウェハのハイブリッド接合を用いた3層積層画素並列CMOSイメージセンサ—3-Layer Stacked Pixel-Parallel CMOS Image Sensors Using Hybrid Bonding of SOI Wafers—情報センシング

後藤正英, 本田悠葵, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋, 平本俊郎

映像情報メディア学会技術報告 = ITE technical report 46(14) 5-8 2022年3月
常温ウェハ接合を用いた画素並列信号処理イメージセンサの多層化技術

後藤正英, 中谷真規, 本田悠葵, 渡部俊久, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋 …

映像情報メディア学会冬季大会講演予稿集(CD-ROM) 2020 2020年
Si IGBTの3次元デバイス・シミュレーション-物理モデルの検討と実測結果との比較-

執行直之, 渡辺正裕, 角嶋邦之, 星井拓也, 古川和由, 中島昭, 佐藤克己, 末代知子, 更屋拓哉, 高倉俊彦 …

電子情報通信学会技術研究報告(Web) 120(239(SDM2020 22-34)) 2020年
SOIウェハの直接接合を用いた3層構造リングオシレータとイメージセンサの試作 (集積回路) -- (デザインガイア2019 : VLSI設計の新しい大地)

後藤正英, 本田悠葵, 渡部俊久, 萩原啓, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋 …

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 119(284) 45-49 2019年11月13日
3次元構造撮像デバイスの多層積層化に向けたウェハ接合による多層積層技術 (第11回集積化MEMSシンポジウム)—Triple-Stacked Wafer-to-Wafer Hybrid Bonding for 3D Structured Image Sensors

本田悠葵, 後藤正英, 渡部俊久, 難波正和, 井口義則, 更屋拓哉, 小林正治, 年吉洋, 平本俊郎, 日暮栄治

「センサ・マイクロマシンと応用システム」シンポジウム論文集電気学会センサ・マイクロマシン部門 [編] 36 4p 2019年11月
画素単位の3次元集積化技術を用いたリニア広ダイナミックレンジ出力デジタル画素イメージセンサ (情報センシング)

後藤正英, 本田悠葵, 渡部俊久, 萩原啓, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋 …

映像情報メディア学会技術報告 = ITE technical report 43(31) 17-20 2019年9月
Triple-Stacked Au/SiO2 Hybrid Bonding With 6-mu m-Pitch Au Electrodes on Silicon-on-Insulator Substrates Using O-2 Plasma Surface Activation for 3-D Integration

Yuki Honda, Masahide Goto, Toshihisa Watabe, Kei Hagiwara, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi …

IEEE TRANSACTIONS ON COMPONENTS PACKAGING AND MANUFACTURING TECHNOLOGY 9(9) 1904-1911 2019年9月
Reduced variability of drain-induced barrier lowering and subthreshold slope at high temperature in bulk and silicon-on-thin-buried-oxide (SOTB) MOSFETs

Gao, Shuang, Mizutani, Tomoko, Takeuchi, Kiyoshi, Kobayashi, Masaharu, Hiramoto, Toshiro

JAPANESE JOURNAL OF APPLIED PHYSICS 58 2019年4月
Evaluations of minority carrier lifetime in floating zone Si affected by Si insulated gate bipolar transistor processes

Kobayashi, Hiroto, Yokogawa, Ryo, Kinoshita, Kosuke, Numasawa, Yohichiroh, Ogura, Atsushi, Nishizawa, Shin-ichi, Saraya, Takuya, Ito, Kazuo, Takakura, Toshihiko, Suzuki, Shin-ichi …

JAPANESE JOURNAL OF APPLIED PHYSICS 58 2019年4月
Quarter Video Graphics Array Digital Pixel Image Sensing With a Linear and Wide-Dynamic-Range Response by Using Pixel-Wise 3-D Integration

Masahide Goto, Yuki Honda, Toshihisa Watabe, Kei Hagiwara, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi …

IEEE TRANSACTIONS ON ELECTRON DEVICES 66(2) 969-975 2019年2月
3次元構造撮像素子の高集積化に向けた直接接合による多層積層技術

本田悠葵, 後藤正英, 渡部俊久, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋, 平本俊郎

映像情報メディア学会年次大会講演予稿集(CD-ROM) 2019 2019年
撮像デバイスの高集積化に向けた裏面電極素子の試作

中谷真規, 本田悠葵, 後藤正英, 渡部俊久, 難波正和, 井口義則, 更屋拓哉, 小林正治, 日暮栄治, 年吉洋 …

映像情報メディア学会冬季大会講演予稿集(CD-ROM) 2019 2019年
トレンチゲート型si-IGBTの3次元精密TCADシミュレーション

渡辺正裕, 執行直之, 星井拓也, 古川和由, 角嶋邦之, 佐藤克己, 末代知子, 更屋拓哉, 高倉俊彦, 伊藤一夫 …

電子情報通信学会技術研究報告 119(273(SDM2019 68-79)) 2019年
Triple-Stacked Wafer-to-Wafer Hybrid Bonding for 3D Structured Image Sensors

Yuki Honda, Masahide Goto, Toshihisa Watabe, Masakazu Nanba, Yoshinori Iguchi, Takuya Saraya, Masaharu Kobayashi, Eiji Higurashi, Hiroshi Toshiyoshi, Toshiro Hiramoto

PROCEEDINGS OF 2019 6TH INTERNATIONAL WORKSHOP ON LOW TEMPERATURE BONDING FOR 3D INTEGRATION (LTB-3D) 45-45 2019年
On the Physical Mechanism of Transient Negative Capacitance Effect in Deep Subthreshold Region

Jin, Chengji, Saraya, Takuya, Hiramoto, Toshiro, Kobayashi, Masaharu

IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY 7(1) 368-374 2019年
Ferroelectric HfO2 Tunnel Junction Memory With High TER and Multi-Level Operation Featuring Metal Replacement Process

Kobayashi, Masaharu, Tagawa, Yusaku, Mo, Fei, Saraya, Takuya, Hiramoto, Toshiro

IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY 7(1) 134-139 2019年
Application of Extreme Value Theory to Statistical Analyses of Worst Case SRAM Data Retention Voltage

Mizutani, Tomoko, Takeuchi, Kiyoshi, Saraya, Takuya, Kobayashi, Masaharu, Hiramoto, Toshiro

2019 SILICON NANOELECTRONICS WORKSHOP (SNW) 25-26 2019年
3300V Scaled IGBTs Driven by 5V Gate Voltage

Saraya, Takuya, Itou, Kazuo, Takakura, Toshihiko, Fukui, Munetoshi, Suzuki, Shinichi, Takeuchi, Kiyoshi, Tsukuda, Masanori, Numasawa, Yohichiroh, Satoh, Katsumi, Matsudai, Tomoko …

2019 31ST INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND ICS (ISPSD) 43-46 2019年
A Feasibility Study on Ferroelectric Shadow SRAMs Based on Variability-Aware Design Optimization

Takeuchi, Kiyoshi, Kobayashi, Masaharu, Hiramoto, Toshiro

IEEE JOURNAL OF THE ELECTRON DEVICES SOCIETY 7(1) 1284-1292 2019年

もっとみる

所属学協会

共同研究・競争的資金等の研究課題

スピン量子性に基づくデバイス指紋(量子指紋)の生成と抽出

日本学術振興会科学研究費助成事業基盤研究(C) 2022年4月 - 2026年3月

棚本哲史, 大野圭司, 平本俊郎
三次元集積化に向けたスケーラブルな積層構造シリコン量子ビットに関する研究

日本学術振興会科学研究費助成事業基盤研究(A) 2019年4月 - 2023年3月

平本俊郎
新世代Si-IGBTと応用基本技術の研究開発

NEDO 低炭素社会を実現する次世代パワーエレクトロニクスプロジェクト 2014年4月 - 2020年2月

平本俊郎
マルチモーダルな超低消費電力エッジシステムに向けたAIコンピューティング技術の研究開発

NEDO 革新的AIエッジコンピューティグ技術の開発 2018年7月 - 2019年7月

平本俊郎
電源電圧0.1V動作に向けたトランジスタの特性ばらつきの自己収束機構に関する研究

JSPS 科研費挑戦的萌芽研究 2017年4月 - 2019年3月

平本俊郎
超低消費電力データ収集システムの研究開発

NEDO IoT推進のための横断技術開発プロジェクト 2016年7月 - 2019年3月

平本俊郎
室温動作シリコン単電子トランジスタとナノワイヤＣＭＯＳによる新機能回路の低電圧化

JSPS 科研費基盤研究(A) 2015年4月 - 2019年3月

平本俊郎
強誘電HfO2による急峻スロープFETの低消費電力回路と混載FeRAMの設計実証

日本学術振興会科学研究費助成事業若手研究(B) 2016年4月 - 2018年3月

小林正治, 平本俊郎
しきい値電圧自己調整機構を有する超低電圧動作シリコンナノワイヤトランジスタ

JSPS 科研費挑戦的萌芽研究 2015年4月 - 2017年3月

平本俊郎
SRAM セルへの一括高電圧ストレス印加による不揮発性メモリの研究

半導体理工学研究センターフィージビリティ・スタディ 2013年4月 - 2016年3月

平本俊郎
単一不純物が微細トランジスタ特性の統計的性質に与える影響に関する基礎研究

JSPS 科研費挑戦的萌芽研究 2014年4月 - 2015年3月

平本俊郎
室温動作集積単電子トランジスタと大規模CMOS回路との融合による新機能創出

JSPS 科研費基盤研究(A) 2011年4月 - 2015年3月

平本俊郎
サブ100mV動作を目指した超低電圧MOSトランジスタの基礎研究

JSPS 科研費挑戦的萌芽研究 2013年4月 - 2014年3月

平本俊郎
シリコンナノエレクトロニクスの新展開に関する総括的研究

日本学術振興会科学研究費助成事業特定領域研究 2006年 - 2010年

財満鎭明, 堀勝, 高木信一, 益一哉, 宮崎誠一, 平本俊郎, 田畑仁, 高木信一, 益一哉, 宮崎誠一, 平本俊郎
ナノMOSFETの揺らぎとデバイスインテグリティ

日本学術振興会科学研究費助成事業特定領域研究 2006年 - 2009年

平本俊郎, 更屋拓哉, 更屋拓哉
完全室温動作シリコン単電子・量子・CMOS融合集積回路ナノデバイスに関する研究

日本学術振興会科学研究費助成事業基盤研究(A) 2004年 - 2007年

平本俊郎, 桜井貴康, 更屋拓哉, 川口博
超低消費電力向け微細MOSトランジスタの研究

日本学術振興会科学研究費助成事業特別研究員奨励費 2002年 - 2004年

平本俊郎, ANIL Kumar
シリコン量子ドット中のクローンブロッケードを利用したメモリデバイスの研究

日本学術振興会科学研究費助成事業特別研究員奨励費 2002年 - 2004年

平本俊郎, JURIEN Brault
超低消費電力向け微細MOSトランジスタの研究

日本学術振興会科学研究費助成事業特別研究員奨励費 2002年 - 2004年

平本俊郎, KUMAR Anil, ANIL Kumar
シリコン量子ドット中のクーロンブロッケードを利用したメモリデバイス

日本学術振興会科学研究費助成事業特別研究員奨励費 2002年 - 2004年

平本俊郎, BRAULT Julien

もっとみる

産業財産権

特願2014-021398 半導体装置及び記憶装置並びにその制御方法

平本俊郎
特許5331204 ラッチ回路の電圧特性調整方法および半導体装置の電圧特性調整方法並びにラッチ回路の電圧特性調整器

平本俊郎
特願2011-158981 電気化学素子および電気化学素子を用いた相補型回路

平本俊郎
特許3371971 半導体記憶装置

平本俊郎
特許3290459 半導体集積回路装置およびその製造方法

平本俊郎
特許3260009 半導体装置及びその製造方法

平本俊郎
特許3174852 しきい値電圧を制御しうるMOSトランジスタを有する回路及びしきい値電圧制御方法

平本俊郎
特許3149248 半導体集積回路

平本俊郎

平本俊郎

基本情報

研究キーワード

研究分野

経歴

学歴

委員歴

受賞

論文

MISC

所属学協会

共同研究・競争的資金等の研究課題

産業財産権

メニュー

共著者の一覧