小野寺 秀俊

J-GLOBALへ         更新日: 18/07/13 14:48
 
アバター
研究者氏名
小野寺 秀俊
 
オノデラ ヒデトシ
URL
http://www-lab13.kuee.kyoto-u.ac.jp/~onodera
所属
京都大学
部署
大学院情報学研究科 通信情報システム専攻 情報学研究科 通信情報システム専攻
職名
教授,教授
学位
工学博士

研究キーワード

 
 

研究分野

 
 

学歴

 
 
 - 
1983年
京都大学 工学研究科 電子工学
 
 
 - 
1978年
京都大学 工学部 電子工学
 

委員歴

 
2000年
 - 
2001年
電子情報通信学会  VLSI設計技術研究専門委員会委員長
 
2001年
 - 
2002年
IEEE  Solid-State Circuits Society,Kansai Chapter,Chairman
 

受賞

 
1984年
丹羽記念賞
 

論文

 
Minimum Energy Point Tracking with All-Digital On-Chip Sensors
ASP Journal of Low Power Electronics   14(2)    2018年6月   [査読有り][招待有り]
幅広い動作環境にわたってLSIの最大遅延特性を追跡するクリティカルパスレプリカの構成法
福田 展和,塩見 準,石原 亨,小野寺 秀俊
第184回システムとLSIの設計技術研究発表会   2018-SLDM-184(5) 1-6   2018年5月
Impact of On-Chip Multi-Layered Inductor on Signal and Power Integrity of Underlying Power-Ground Net
A. Tsuchiya, A. Hiratsuka, T. Inoue, K. Kishine, H. Onodera
22nd IEEE Workshop on Signal and Power Integrity   1-4   2018年5月   [査読有り]
An Optical Parallel Multiplier Using Nanophotonic Analog Adders and Optoelectronic Analog-to-Digital Converters
Yuuki Imai, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo Nozaki, Kenta Takata, Masaya Notomi
OSA Technical Digest of Conference on Lasers and Electro-Optics (CLEO 2018)   JW2A.50    2018年5月   [査読有り]
選択的活性化によるスタンダードセルメモリの低消費エネルギー化
塩見準,石原亨,小野寺秀俊
電子情報通信学会技術研究報告   117(455) 211-216   2018年3月
A Method of Minimizing Latency in Large Fan-In Optical Logic Circuits with Integrated Nanophotonic Technologies
Takumi Egawa, Tohru Ishihara, Hidetoshi Onodera, Akihiko Shinya, Shota Kita, Kengo, Kenta Takata, Masaya Notomi
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies   320-325   2018年3月   [査読有り]
An Integrated Optical Parallel Multiplier based on Nanophotonic Analog Adders and Optoelectronic AD Converters
The 21st Workshop on Synthesis And System Integration of Mixed Information technologies   100-105   2018年3月   [査読有り]
Measurement of Temperature Effect on Random Telegraph Noise Induced Delay Flucutuation
Proceedings of the 2018 International Conference on Microelectronic Test Sturucure   210-215   2018年3月   [査読有り]
On-Chip Reconfigurable Monitor Circuit for Process Variation and Temperature Estimation
International Conference on Microelectronic Test Structures (ICMTS)   111-116   2018年3月   [査読有り]
All-Digital On-Chip Heterogeneous Sensors for Tracking the Minimum Energy Point of Processors
International Conference on Microelectronic Test Structures (ICMTS)   128-133   2018年3月   [査読有り]
Individual Voltage Scaling in Logic and Memory Circuits towards Runtime Energy Optimization in Processors
International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU)   45-50   2018年3月   [査読有り]
Japanese Journal of Applied Physics   57(45) 04FF09-1-04FF09-6   2018年3月   [査読有り]
Process Variation Aware D-Flip-Flop Design using Regression Analysis
International Symposium on Quality Electronic Design (ISQED)   88-93   2018年3月   [査読有り]
A Necessary and Sufficient Condition of Supply and Threshold Voltages in CMOS Circuits for Minimum Energy Point Operation
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E100-A(12) 2764-2775   2017年12月   [査読有り]
A Minimum Energy Point Tracking Algorithm based on Dynamic Voltage Scaling and Adaptive Body Biasing
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences   E100-A(12) 2776-2784   2017年12月   [査読有り]
リークエネルギーを最小化するP/N基板電圧の設定手法
岡村 陽介,石原 亨,小野寺 秀俊
DAシンポジウム2017   157-162   2017年9月
クロスバ構造を利用した論理関数参照型ルックアップテーブルの回路構成法
長岡 悠太,石原 亨,小野寺 秀俊
DAシンポジウム2017   216-221   2017年9月
A.K.M. Mahfuzul Islam, Hidetoshi Onodera
Power and Timing Modeling, Optimization and Simulation (PATMOS), 2017 27th International Symposium on   1-8   2017年9月   [査読有り]
A Temperature Monitor Circuit with Small Voltage Sensitivity using a Topology Reconfigurable Ring Oscillator
Tadashi Kishimotoy, Tohru Ishiharay, and Hidetoshi Onodera
2017 International Conference on Solid State Devices and Materials   345-346   2017年9月   [査読有り]
Pin Accessibility Evaluating Model for Improving Routability of VLSI Designs
2017 IEEE International SoC Conference   56-61   2017年9月   [査読有り]
IEEE Transactions on Semiconductor Manufacturing   30(3) 216-226   2017年8月   [査読有り]
アクセス頻度に応じた電圧調節によるオンチップメモリの消費エネルギー最小化
塩見 準,石原 亨,小野寺 秀俊
DAシンポジウム2017   151-156   2017年8月
最小エネルギー動作点追跡アルゴリズムの実チップ評価
保木本 修,塩見 準,石原 亨,小野寺 秀俊
DAシンポジウム2017   145-150   2017年8月
トポロジー可変リングオシレータを用いた電圧感度の小さい動作温度モニタ
岸本 真,石原 亨,小野寺 秀俊
DAシンポジウム2017   85-90   2017年8月
集積ナノフォトニクスに基づく光アナログ加算手法と光並列乗算器への適用
今井 悠貴,石原 亨,小野寺 秀俊,新家 昭彦,北 翔太,野崎 謙悟,高田 健太,納富 雅也
DAシンポジウム2017   51-56   2017年8月
ナノフォトニクスを用いた高速多入力論理演算の実現法
江川 巧,石原 亨,小野寺 秀俊,新家 昭彦,北 翔太,野崎 謙悟,高田 健太,納富 雅也
DAシンポジウム2017   45-50   2017年8月
ビアスイッチFPGAの性能予測モデル
樋口 達大,石原 亨,小野寺 秀俊
DAシンポジウム2017   9-14   2017年8月
Integration, the VLSI Journal      2017年7月   [査読有り]
A Statistical Modeling Methodology of RTN Gate Size Dependency Based on Skewed Ring Oscillators
Proceedings of the 2017 IEEE International Conference on Microelectronic Test Structures   159-164   2017年3月   [査読有り]
The Impact of RTN-induced Temporal Performance Fluctuation against Static Performance Variation
Proceedings of the 2017 IEEE Electron Devices Technology and Manufacturing   31-32   2017年3月   [査読有り]
高密度・高速光インターコネクトに向けたCMOS光受信回路の開発
土谷亮、中尾拓也、中野慎介、野河正史、野坂秀之、小野寺秀俊
信学技報   116(467) CAS2016-124   2017年2月
低電力FPGAを実現するビアスイッチ技術を用いた大規模クロスバースイッチの実証
伴野直樹、多田宗弘、岡本浩一郎、井口憲幸、坂本利司、波田博光、越智裕之、小野寺秀俊、橋本昌宜、杉林直彦
信学技報   116(450) SDM2016-144   2017年2月   [招待有り]
IEICE Transactions on Fundamentals   E99-A(12) 2463-2472   2016年12月   [査読有り]
2016 International Electron Devices Meeting   16.4.1-16.4.4   2016年12月   [査読有り]
On-Chip Temperature Sensing using a Reconfigurable Ring Oscillator
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016)   274-279   2016年10月   [査読有り]
Minimum Energy Point Tracking under a Wide Range of PVT Conditions
323-328   2016年10月   [査読有り]
Comparison of Area-Delay-Energy Characteristics between General Purpose Processors and Dedicated Hardwares for Embedded Applications
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016)   329-334   2016年10月   [査読有り]
A Processor Architecture Integrating Voltage Scalable On-Chip Memories for Individual Tracking of Minimum Energy Points in Logic and Memory
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016)   36-41   2016年10月   [査読有り]
Efficient Standard Cell Layout Synthesis Algorithm Considering Various Driving Strengths
The 20th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2016)   129-134   2016年10月   [査読有り]
広範囲な動作性能領域においてエネルギー最小点追跡を可能にするオンチップメモリ
塩見準、石原亨、小野寺秀俊
情報処理学会DAシンポジウム2016論文集   91-96   2016年9月
低電圧動作に適したマルチプレクサツリー構成法
長岡悠太、石原亨、小野寺秀俊
情報処理学会DAシンポジウム2016論文集   97-102   2016年9月
組み込みアプリケーションにおける汎用プロセッサと専用ハードウェアの性能解析-消費エネルギーと処理速度および回路規模の定量的評価
吉澤慶、石原亨、小野寺秀俊
情報処理学会DAシンポジウム2016論文集   103-108   2016年9月
プロセッサにおける電源電圧と基板電圧の同時調節によるエネルギー最小点追跡手法
保木本修、石原亨、小野寺秀俊
情報処理学会DAシンポジウム2016論文集   169-174   2016年9月
回路トポロジー可変なリングオシレータを用いたプロセス変動量と動作温度の推定方法
岸本真、石原亨、小野寺秀俊
情報処理学会DAシンポジウム2016論文集   175-180   2016年9月
リングオシレータを用いたランダムテレグラフノイズの統計解析
中井辰哉、業天英範、イスラム・マーフズル、小野寺秀俊
情報処理学会DAシンポジウム2016論文集   187-192   2016年9月
Jun Shiomi, Tohru Ishihara, Hidetoshi Onodera
International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS) 2016      2016年9月   [査読有り]
Physical-Based RTN Modeling of Ring Oscillators in 40-nm SiON and 28-nm HKMG by Bimodal Defect-Centric Behaviors
2016 International Conference on Simulation of Semiconductor Processes and Devices (SISPAD)   327-330   2016年9月   [査読有り]
Minimum Energy Point Tracking Using Combined Dynamic Voltage Scaling and Adaptive Body Biasing
IEEE International System-on-Chip Conference   1-6   2016年9月   [査読有り]
A Highly-dense Mixed Grained Reconfigurable Architecture with Overlay Crossbar Interconnect using Via-switch
Proceedings of the 26th International Conference on Field-Programmable Logic and Applications (FPL 2016)   272-275   2016年8月   [査読有り]
Circuit Aging - Measurement Techniques
IEEE International Reliability Physics Symposium   Monday Tutorial TU2-6   2016年4月   [招待有り]
インバータ増幅段によるレギュレーティッドカスコード型トランスインピーダンスアンプの広帯域化
藤原将倫、土谷亮、中野慎介、野河正史、野坂秀之、小野寺秀俊
電子情報通信学会技術報告   (477) 229-233   2016年3月
IoT時代の設計課題
小野寺 秀俊
信学技報   115(477) ICD2015-129   2016年3月   [招待有り]
17th International Symposium on Quality Electronic Design (ISQED)   18-23   2016年3月   [査読有り]
2016 International Conference on Microelectronic Test Structures (ICMTS)   82-87   2016年3月   [査読有り]
Proc. of 2016 Asia and South-Pacific Design Automation Conference   403-409   2016年1月   [査読有り][招待有り]
21st Asia and South Pacific Design Automation Conference (ASP-DAC)   691-696   2016年1月   [査読有り]
A Novel Two-Varistors (a-Si/SiN/a-Si) selected Complementary Atom Switch (2V-1CAS) for Nonvolatile Crossbar Switch with Multiple Fan-outs
2015 International Electron Devices Meeting   2.5.1-2.5.4   2015年12月   [査読有り]
IEEE Journal of Solid-State Circuits   50(11) 2475-2490   2015年11月   [査読有り]
A 25-Gb/s 480-mW CMOS Modulator Driver Using Area-Efficient 3D Inductor Peaking
IEEE Asian Solid-State Circuits Conference   1-4   2015年11月   [査読有り]
統計的タイミングモデルに基づくニアスレッショルド回路のゲートサイジング
塩見準,石原亨,小野寺秀俊
情報処理学会DAシンポジウム2015論文集   137-142   2015年8月
再構成可能なリングオシレータを用いたランダムテレグラフノイズの統計解析
中井辰哉、イスラム マーフズル、小野寺秀俊
情報処理学会DAシンポジウム2015論文集   95-100   2015年8月
Dependable VLSI Platform with Variability and Soft-Error Resilience
小野寺 秀俊
Proceedings of the 2015 International Conference on Integrated Circutis, Design, and Verification   102-103   2015年8月   [査読有り][招待有り]
サブスレッショルド領域におけるラッチ回路の動作安定性モデル
鎌苅竜也,塩見準,石原亨,小野寺秀俊
情報処理学会DAシンポジウム2015論文集   187-192   2015年8月
An impact of process variation on supply voltage dependence of logic path delay variation
Proc. of the 2015 International Symposium on VLSI Design, Automation and Test   1-4   2015年4月   [査読有り]
ニアスレッショルド回路設計のための基本定理
塩見準,石原亨,小野寺秀俊
電子情報通信学会技術研究報告   VLD2014-172 109-114   2015年3月
電源電圧に応じてトランジスタサイズを最適化可能なセルライブラリの生成システム
西澤真一, 石原 亨, 小野寺秀俊
情報処理学会DAシンポジウム2014論文集   97-102   2014年8月
ニアスレッショルド電圧動作に適した単一電源で動作する高歩留まりオン チップメモリの設計
塩見準,石原亨,小野寺秀俊
情報処理学会DAシンポジウム2014論文集   103-108   2014年8月
製造ばらつきを考慮した極低電圧動作向けフリップフロップの設計手法
鎌苅竜也,西澤真一,石原亨,小野寺秀俊
情報処理学会DAシンポジウム2014論文集   91-96   2014年8月
PLLの物理レイアウト自動生成を目指した設計手法
釡江 典裕, 土谷 亮, 石原 亨, 小野寺 秀俊
情報処理学会DAシンポジウム2014論文集      2014年8月
CMOSトランジスタのランダム・テレグラフ・ノイズが組合せ回路遅延に及ぼす影響
松本高士、小林和淑、小野寺秀俊
電子情報通信学会技術研究報告   VLD2013-135    2014年3月
非均質なリングオシレータを用いたランダムテレグラフノイズの特性解析
西村彰平、松本高士、小林和淑、小野寺秀俊
電子情報通信学会技術研究報告   VLD2013-134    2014年3月
寄生バイポーラ効果を考慮した多ビットソフトエラーの評価
古田潤、小林和淑、小野寺秀俊
電子情報通信学会技術研究報告   VLD2013-157    2014年3月
特性ばらつきの診断と補償
小野寺 秀俊
日本信頼性学会誌   35(8) 445-446   2013年12月   [査読有り][招待有り]
特性ばらつき概説
小野寺 秀俊
日本信頼性学会誌   35(8) 445-446   2013年12月   [査読有り][招待有り]
Analysis of Radiation-Induced Timing Vulnerability on Phase-locked Loops
SinNyoung KIM, Akira Tsuchiya, Hidetoshi Onodera
DAシンポジウム2013   73-78   2013年8月
電源電圧・閾値電圧・パイプライン段数の同時スケーリングによるプロセッサのエネルギー高効率化設計手法
修 斉、石原 亨、小野寺秀俊
DAシンポジウム2013   145-150   2013年8月
チップ間およびチップ内ばらつきを評価可能な再構成可能遅延モニタ回路
Islam A.K.M. Mahfuzul、小野寺秀俊
DAシンポジウム2013   121-126   2013年8月
ニアスレショルド電圧動作に適したスタンダードセルの駆動力集合の決定法
近藤正大、石原 亨、小野寺秀俊
DAシンポジウム2013   21-26   2013年8月
低電圧動作に向けたXOR論理ゲートの構成法の検討
西澤真一、石原 亨,小野寺秀俊
DAシンポジウム2013   9-14   2013年8月
「再構成可能ディペンダブルVLSIプラットホーム」
密山幸男(高知工科大学)、尾上孝雄(大阪大学)、小野寺秀俊(京都大学)
電子情報通信学会学会誌   95-99   2013年2月   [査読有り][招待有り]
ランダム・テレグラフ・ノイズが低電圧CMOS論理回路の遅延ゆら ぎに及ぼす影響
松本高士、小林和淑、小野寺秀俊
応用物理学会分科会 シリコンテクノロジー   (154) 27-30   2013年1月   [招待有り]
ランダム・テレグラフ・ノイズに起因した組合せ回路遅延ゆらぎに対する基板バイアスの影響
松本高士, 小林和淑, 小野寺秀俊
デザインガイア2012, 信学技報   112(320) 63-68   2012年11月
NBTI・RTNが論理回路およびSRAMの信頼性に与える影響について
松本高士;小林和淑;小林和淑;小野寺秀俊;小野寺秀俊
情報処理学会シンポジウム論文集   2012(5) 151-156   2012年8月
完全ディジタル型のP/Nばらつきの自律補償回路
Islam A.K.M Mahfuzul、釡江典裕、石原亨、小野寺秀俊(京都大学)
情報処理学会DAシンポジウム2012論文集   43-48   2012年8月
チップ内基板バイアス生成回路のモジュール化設計
釡江典裕、土谷亮、小野寺秀俊(京都大学)
情報処理学会DAシンポジウム2012論文集   55-60   2012年8月
LSI信頼性へのRTN・NBTIの影響と特性補償技術について
松本高士(京都大学)、小林和淑(京都工芸繊維大学)、小野寺秀俊(京都大学)
LSIとシステムのワークショップ      2012年5月   [招待有り]
MCUに強靭な耐ソフトエラーフリップフロップ
山本亮輔、 濱中力(京都工芸繊維大学)、 古田潤(京都大学)、 小林和淑(京都工芸繊維大学)、 小野寺秀俊(京都大学)
電子情報通信学会技術報告(集積回路設計), ICD2011-129   ICD2011-129    2011年12月
伝送線路の損失に対する異常表皮効果の影響
土谷 亮、小野寺 秀俊
電子情報通信学会技術報告(マイクロ波), MW2011-139   (MW2011-139 (2011-12)) 77-81   2011年12月
NBTI回復現象を利用したマルチコアLSIの自己特性補償法
松本高士、 牧野紘明(京都大学)、 小林和淑(京都工芸繊維大学)、 小野寺秀俊(京都大学))
電子情報通信学会技術報告(集積回路設計), ICD2011-92   ICD2011-92 59-63   2011年11月
チップ内ばらつき耐性を高めたフリップフロップの設計手法
北島和彦、小野寺秀俊
DAシンポジウム2011年論文集   183-188   2011年9月
パッケージとの接続抵抗を考慮したチップ内電源ネットワークの構成手法
西澤真一(京都大)、 小林和淑(京都工繊大)、 小野寺秀俊(京都大)
DAシンポジウム2011年論文集   45-50   2011年8月
寄生バイポーラ効果を考慮したソフトエラーによる一過性パルスのモデル化と評価
古田潤(京都大)、 濱中力、 小林和淑(京都工繊大)、 小野寺秀俊(京都大)
DAシンポジウム2011年論文集   81-86   2011年8月
スタンダードセルベースASICにおける多重化フリップフロップのソフトエラー耐性の評価
増田政基、 岡田翔伍、 山本亮輔(京都工芸繊維大学)、 古田潤(京都大学)、 小林和淑(京都工芸繊維大学)、 小野寺秀俊(京都大学)
回路とシステムワークショップ講演論文集      2011年8月   [査読有り]
Evaluation of future PLL performance by predictive model card reflecting ITRS technology scaling
金 信寧、土谷 亮、 小野寺 秀俊
DAシンポジウム2011年論文集   105-110   2011年8月
トランジスタレベルでの経年劣化補償技術におけるNBTI回復特性の利用について
松本高士、牧野裕明(京都大)、小林和淑(京都工繊大)、小野寺秀俊(京都大)
LSIとシステムのワークショップ 2011      2011年5月
トランジスタレベルでの経年劣化補償技術におけるNBTI回復特性の利用について
松本高士、牧野裕明(京都大)、小林和淑(京都工繊大)、小野寺秀俊(京都大)
LSIとシステムのワークショップ 2011      2011年5月
ロバストファブリックを用いたディペンダブルVLSIプラットフォーム
小野寺秀俊
LSIとシステムのワークショップ 2011      2011年5月   [招待有り]
More Mooreに立ちはだかるCMOSばらつきの理解に向けて
小野寺秀俊
信学技報VLD2010-124   110(432) 49-49   2011年3月   [招待有り]
測定時の劣化の影響を除去した高速NBTI回復特性センサーの検討
松本高士、牧野紘明(京都大学)、小林和淑(京都工芸繊維大学)、小野寺秀俊(京都大学)
電子情報通信学会技術報告(集積回路設計)      2010年12月
バッファチェインにおけるパルス幅縮小現象を利用したSETパルス幅測定回路
古田潤、小林和淑、小野寺秀俊
DAシンポジウム2010年論文集   233-238   2010年9月

Misc

 
Slew- and Variability-Aware Logical Effort for Near-Threshold Circuit Design
8th International Workshop on Variability Modeling and Charactorization (VMC)      2015年11月   [査読有り]
動作状況に応じた電源電圧と基板バイアスの同時調節によるLSIのエネルギー効率最大化
竹下俊宏,西澤真一,Islam A.K.M. Mahfuzul,石原 亨,小野寺秀俊
電子情報通信学会 2014年総合大会      2014年3月
ミリ波帯オンチップ伝送線路における下層シールドの影響
雨貝太郎、土谷亮、中野慎介、野河正史、小泉弘、小野寺秀俊
電子情報通信学会総合大会      2013年3月
ランダム・テレグラフ・ノイズがCMOS組合せ回路の遅延ゆらぎに及ぼす影響
松本高士、小林和淑、小野寺秀俊
電子情報通信学会 総合大会   2(C-12-54) 125-125   2013年3月   [依頼有り]
A-3-7 ソフトエラーによる多ビットエラーのラッチ間距離依存性の評価(A-3.VLSI設計技術,一般セッション)
古田 潤;小林 和淑;小野寺 秀俊
電子情報通信学会ソサイエティ大会講演論文集   2012(0)    2012年10月
ソフトエラーによる多ビットエラーのラッチ間距離依存性の評価
古田潤(京都大学)、小林和淑(京都工芸繊維大学)、小野寺秀俊(京都大学)
電子情報通信学会ソサイエティ大会      2012年9月
劣化測定と回復測定を高速に切り替え可能なNBTI測定回路の特性評価
三木淳司、松本高士(京都大学)、小林和淑(京都工芸繊維大学)、小野寺秀俊(京都大学)
電子情報通信学会ソサイエティ大会      2012年9月
C-12-44 劣化測定と回復測定を高速に切り替え可能なNBTI測定回路の特性評価(デバイス・回路協調設計技術(2),C-12. 集積回路,一般セッション)
三木 淳司;松本 高士;小林 和淑;小野寺 秀俊
電子情報通信学会ソサイエティ大会講演論文集   2012(2)    2012年8月
細粒度基板電圧制御に用いるDA変換回路
釡江 典裕、土谷 亮、小野寺 秀俊
2012年電子情報通信学会総合大会, C-12-51   C-12-51-C-12-51   2012年3月
完全差動回路構成GVCOの高速化設計
川中 啓敬、岸根 桂路、土谷 亮、小野寺 秀俊
2012年電子情報通信学会総合大会, C-12-46   C-12-46-C-12-46   2012年3月
インダクティブピーキングを用いた増幅回路における解析的ジッタ予測手法
榎並 達也、宮脇 成和、土谷 亮、小野寺 秀俊
2012年電子情報通信学会総合大会, C-12-61   C-12-61-C-12-61   2012年3月
劣化回復測定を高速に切り替え可能なNBTI評価回路
三木 淳司、松本松本 高士、小林 和淑、小野寺 秀俊
2012年電子情報通信学会総合大会, C-12-24   C-12-24-C-12-24   2012年3月
ディジタル回路遅延の経年劣化とそのモデル化について
松本高士(京都大学)、 小林和淑(京都工芸繊維大学)、 小野寺秀俊(京都大学)
電子情報通信学会基礎・境界ソサイエティ大会, C-12-20   C-12-20-C-12-20   2011年9月
チェインにおけるパルス幅縮小を利用したSETパルス幅測定回路
古田潤(京都大)、 小林和淑(京都工繊大)、 小野寺秀俊(京都大)
電子情報通信学会基礎・境界ソサイエティ大会, C-12-21   C-12-21-C-12-21   2011年9月
MOSトランジスタの基板抵抗がインダクティブピーキング回路の周波数特性に与える影響
宮脇成和、土谷 亮、小野寺秀俊
2010年 電子情報通信学会ソサイエティ大会   C-12-26-C-12-26   2010年9月
基板電圧の制御回路とその面積オーバヘッド
釡江典裕、土谷 亮、小野寺秀俊
2010年 電子情報通信学会ソサイエティ大会   C-12-22-C-12-22   2010年9月
ωn ドメイン設計手法によるCDR-ICの低ジッタ化
岸根桂路、稲葉博美、大友祐輔、中村誠、小野寺秀俊
電子情報通信学会総合大会   C-12-56-C-12-56   2010年3月
ランダムばらつきがD-FFのタイミング制約に与える影響
砂川洋輝、土谷亮、小野寺秀俊
電子情報通信学会総合大会   C-12-61-C-12-61   2010年3月
Subthreshold Leak電流によるNBTI劣化,回復の測定
牧野紘明、松本高士、小林和淑、小野寺秀俊
電子情報通信学会総合大会   C-12-68-C-12-68   2010年3月
NBTI周波数依存性測定回路の検討
牧野紘明、小林和淑、小野寺秀俊
2009年電子情報通信学会ソサイエティ大会   (C-12-30) 94-94   2009年9月
ディペンダブルVLSIプラットフォームへの挑戦
小野寺秀俊
2009年電子情報通信学会総合大会 基礎・境界講演論文集   (Al-1-3) SS-35-SS-36   2009年3月   [依頼有り]
リーク電流によるNBTI特性の実測による評価
牧野紘明、小林和淑、小野寺秀俊
2009年電子情報通信学会総合大会 エレクトロニクス講演論文集2   (C-12-18) 106-106   2009年3月
オンチップ差動伝送線路の構造と下層配線からのノイズの関係
久保木 猛、土谷 亮、小野寺 秀俊
2008年電子情報通信学会ソサイエティ大会   (C-12-39) 108-198   2008年9月
レイアウト規則性導入によるパターン転写精度の改善効果
砂川 洋輝、土谷 亮、小野寺 秀俊
2008年電子情報通信学会ソサイエティ大会   (C-12-40) 109-109   2008年9月
CMOSミリ波回路におけるオンチップ伝送線路のモデル化
土谷 亮、小野寺 秀俊
2008年電子情報通信学会ソサイエティ大会   (CK-2-10) SS-18-SS-19   2008年9月
ばらつき考慮DFMの課題と期待
小野寺秀俊
電子情報通信学会総合大会予稿集   AT1-1-AT1-1   2008年3月
卓上テスト環境によるばらつき測定の高速化
久米洋平、小林和淑、小野寺秀俊
電子情報通信学会総合大会予稿集   C-12-3-C-12-3   2007年3月
将来の微細プロセスにおけるDVSとPower Gatingの比較
関 良平、土谷 亮、小野寺 秀俊
電子情報通信学会ソサイエティ大会   56-56   2006年9月
配線とトランジスタのばらつきを考慮したバッファの挿入方法
福岡 孝之、土谷 亮、小野寺 秀俊
電子情報通信学会総合大会   77-77   2006年3月
SSTAにおける多入力ゲートの出力遷移時間の扱い方
河野 武志、小野寺 秀俊
電子情報通信学会総合大会   78-78   2006年3月
ロードマップに準拠したSPICEトランジスタモデルの構築
上村 晋一郎、土谷 亮、橋本 昌宜、小野寺 秀俊
電子情報通信学会総合大会   81-81   2006年3月
LC共振器におけるMOSFETの抵抗成分を考慮した等価並列抵抗の見積もり
上村 晋一朗 橋本昌宜 小野寺秀俊
電子情報通信学会ソサイエティ大会   (C-12-39) 119-119   2005年9月
オンチップ伝送線路の基板損失に対する下層配線の影響
土谷亮、橋本昌宜、小野寺秀俊
2005年電子情報通信学会総合大会   77-77   2005年3月
微細LSIにおけるタイミング解析 --電源ノイズ・信号線ノイズ・ばらつきへの対応--
橋本昌宜、小野寺秀俊
2004年電子情報通信学会ソサイエティ大会講演論文集   予稿なし   2004年9月
ソフトコアプロセッサにおけるレジスタファイルの消費電力モデル
樋口昭彦、小林和淑、小野寺秀俊
2004年電子情報通信学会総合大会   (A-3-4) 71-71   2004年3月
電源電圧変動に対するオンチップ配線インダクタンスの影響
村松篤、橋本昌宜、小野寺秀俊
2004年電子情報通信学会総合大会   (A-3-22) 89-89   2004年3月
電源配線の等価回路簡略化による電源解析高速化の検討
村松篤、橋本昌宜、小野寺秀俊
情報処理学会関西支部支部大会   169-172   2003年10月
オンチップデカップリング容量の最適寄生抵抗値の決定法
村松篤、橋本昌宜、小野寺秀俊
電子情報通信学会総合大会   (A-3-13) 80   2003年3月
信号配線と下層配線との結合に対する直交配線の影響
土谷亮、橋本昌宜、小野寺秀俊
電子情報通信学会総合大会   (A-3-14) 81   2003年3月
ゲート内ばらつきを考慮した遅延ばらつきのモデル化手法
岡田健一、山岡健人、小野寺秀俊
電子情報通信学会総合大会   (A-3-22) 89   2003年3月
動作合成における制約条件の検討
荒本雅夫、湯山洋一、小林和淑、小野寺秀俊
電子情報通信学会総合大会   (A-3-7) 74   2003年3月
オンチップオシロ用サンプルホールド回路の広周波数帯域化
宮崎崇仁、新名亮規、橋本昌宜、小野寺秀俊
電子情報通信学会総合大会   (C-12-34) 103   2003年3月
CMOS論理ゲートにおける統計的遅延モデル化手法
岡田健一、山岡健人、小野寺秀俊
情報処理学会関西支部支部大会   109-110   2002年11月
プロセッサと専用ハードウェアでの消費エネルギー比較
樋口昭彦、小林和淑、小野寺秀俊
情報処理学会関西支部支部大会   111-112   2002年11月
容量性クロストークを考慮した高精度タイミング解析に関する研究
山田祐嗣、橋本昌宜、小野寺秀俊
情報処理学会関西支部支部大会   113-114   2002年11月
SystemCを用いたMPEG-4エンコーダの設計
荒本雅夫、湯山洋一、小林和淑、小野寺秀俊
電子情報通信学会総合大会   (A-3-9) 88   2002年3月
実チップにおけるIRドロップの測定
山口隼司、小林和淑、小野寺秀俊
電子情報通信学会総合大会   (A-3-21) 100   2002年3月
LSI配線インダクタンスに対する直交配線の影響
土谷亮、橋本昌宜、小野寺秀俊
電子情報通信学会総合大会   (A-3-23) 102   2002年3月
ゲート遅延におけるチップ内ばらつきを考慮した統計遅延解析手法
岡田健一、小野寺秀俊
電子情報通信学会総合大会   (A-3-1) 80   2002年3月
チップ内ばらつきを考慮したゲート遅延の統計モデル作成手法
山岡健人、岡田健一、小野寺秀俊
電子情報通信学会総合大会   (A-3-2) 81   2002年3月
ゲート出力波形導出時の誤差要因とその影響の評価
山田祐嗣、橋本昌宜、小野寺秀俊
電子情報通信学会総合大会   (A-3-3) 82   2002年3月
トランジスタ特性におけるチップ内ばらつきのモデル化手法
岡田健一、小野寺秀俊
2001年電子情報通信学会基礎・境界ソサイエティ大会   (A-3-4) 58-58   2001年9月
長距離高速配線におけるRCモデルに基づく回路設計の限界
土谷亮、橋本昌宜、小野寺秀俊
2001年電子情報通信学会基礎・境界ソサイエティ大会   (A-3-6) 60-60   2001年9月
ポストレイアウト トランジスタ寸法最適化によるクロストークノイズ削減手法
橋本昌宜、高橋正郎、小野寺秀俊
2001年電子情報通信学会基礎・境界ソサイエティ大会   (A-3-8) 62-62   2001年9月
波形重ね合せによるクロストーク遅延変動量の見積もり手法
高橋正郎、橋本昌宜、小野寺秀俊
2001年電子情報通信学会基礎・境界ソサイエティ大会   (A-3-9) 63-63   2001年9月
カメラの動きを用いた動き補償の検討
中西龍太、小林和淑、小野寺秀俊
電子情報通信学会総合大会   (D-11-47) 47-47   2001年3月
確率過程モデルによる大域的最適化手法と回路の歩留まり最適化問題への応用
藤田智弘、小野寺秀俊
電子情報通信学会総合大会   (A-3-2) 80-80   2001年3月
Dフリップフロップの低消費電力化設計
藤森一憲、小野寺秀俊
電子情報通信学会総合大会   (A-3-4) 82-82   2001年3月
隣接位置を考慮した解析的クロストークノイズモデル -導出と評価-
高橋正郎、橋本昌宜、小野寺秀俊
電子情報通信学会総合大会   (A-3-5) 83-83   2001年3月
隣接位置を考慮した解析的クロストークノイズモデル -実回路への適用-
橋本昌宜、高橋正郎、小野寺秀俊
電子情報通信学会総合大会   (A-3-6) 84-84   2001年3月
SystemCを用いたハードウェア設計 -SystemCのRTL記述からHDLへの変換
高井幸輔、湯山洋一、小林和淑、小野寺秀俊
電子情報通信学会総合大会   (A-3-13) 91-91   2001年3月
パスバランス回路における遅延不確かさの統計的解析
橋本昌宜、小野寺秀俊
2000年電子情報通信学会基礎・境界ソサイエティ大会講演論文集   (A-3-9) 76-76   2000年10月
テーブルによるセル統計的遅延モデルのチップ内ばらつきへの適用
藤田智弘、小野寺秀俊
電子情報通信学会ソサイエティ大会   (A-3-10) 77-77   2000年10月
Phase adjust PLL with variable delay circuit
安田岳雄、藤田浩章、小野寺秀俊
電子情報通信学会ソサイエティ大会   (A-1-39) 39-39   2000年10月
ベクトルDSPを用いた携帯端末におけるテレビ電話システム
江口真、柴山武英、岩橋卓也、小林和淑、小野寺秀俊
電子情報通信学会総合大会論文集   C-12-27-C-12-27   2000年3月
携帯TV電話に適した16並列パイプラインDSPの設計
柴山武英、江口真、岩橋卓也、小林和淑、小野寺秀俊
電子情報通信学会総合大会論文集   C-12-26-C-12-26   2000年3月
静的統計遅延解析を用いた最悪遅延時間計算手法
橋本昌宜、小野寺秀俊
電子情報通信学会総合大会論文集   A-3-13-A-3-13   2000年3月
集積回路遅延ワーストケース解析の比較---ベクトル合成モデル
藤田智弘、小野寺秀俊
電子情報通信学会ソサイエティ大会   A-3-7-A-3-7   1999年9月
スタンダードセルライブラリの駆動能力種類の追加による消費電力削減効果の検討
橋本昌宜、小野寺秀俊
電子情報通信学会ソサイエティ大会論文集   A-3-9-A-3-9   1999年9月
CMOS回路の統計解析における大域ばらつきのモデル化
岡田健一、小野寺秀俊
電子通信情報学会ソサイエティ大会論文集   A-3-5-A-3-5   1999年9月
隣接配線による遅延時間増加量の等価対地容量への縮約の検討
西川 亮太、小野寺 秀俊
電子情報通信学会ソサイエティ大会論文集   A-3-6-A-3-6   1999年9月
中間モデルを用いたMOSFETモデルに依存しない比精度パラメータ抽出手法
岡田健一、小野寺秀俊、田丸啓吉
電子情報通信学会総合大会   (A-3-10) 114-114   1999年3月
設計対象毎に生成したスタンダードセルライブラリによるLSI設計
平田昭夫、橋本鉄太郎、小野寺秀俊、田丸啓吉
電子情報通信学会総合大会   (A-3-16) 120-120   1999年3月
グリッチの削減を考慮したゲート寸法最適化による消費電力削減手法 -レイアウト設計への適用
橋本昌宜、小野寺秀俊、田丸啓吉
電子情報通信学会基礎・境界ソサイエティ大会講演論文集   (A-3-5)    1998年9月
レイアウトを考慮したCMOS回路の比精度解析
岡田健一, 小野寺秀俊, 田丸啓吉
電子情報通信学会ソサイエティ大会講演論文集   1997    1997年8月
ビット並列ブロック並列型FMPPにおける機能メモリのテスト方法
W. Jungsuwadee、小林和淑、小野寺秀俊、田丸啓吉
電子情報通信学会総合大会講演論文集   (C-571) 164-164   1995年10月
BPBP型FMPPを用いたプロセッサボードの設計
安慶武志、小林和淑、小野寺秀俊、田丸啓吉
電子情報通信学会総合大会講演論文集   (C-595) 188-188   1995年10月
機能メモリ型並列プロセッサ上での離散余弦変換の実現
竹村秀城、小林和淑、小野寺秀俊、田丸啓吉
電子情報通信学会春季大会講演論文集   (C-639) 5-207-5-207   1994年10月
ビット並列ブロック並列型FMPPアーキテクチャをとるプロトタイプLSIチップの概要
小林和淑、小野寺秀俊、田丸啓吉
電子情報通信学会秋季大会講演論文集   (C-488) 166-166   1994年10月
ビット並列ブロック並列方式による機能メモリ型並列プロセッサFMPPの設計−レイアウト面積および動作速度評価−
小林和淑、小野寺秀俊、田丸啓吉、安浦寛人
電子情報通信学会春季大会講演論文集   (C-594) 5-224-5-224   1993年10月
FMPP におけるパストランジスタを用いた並列演算手法
小林和淑、小野寺秀俊、田丸啓吉
電子情報通信学会秋季大会講演論文集   (C-431) 5-141-5-141   1993年10月

書籍等出版物

 
LSI配線の解析と合成 ---ディープサブミクロン世代のLSI設計技術---
小野寺秀俊
培風館   2003年   
情報処理学会論文誌「システムLSI設計とその技術」
小野寺 秀俊
情報処理学会論文誌   2007年   

講演・口頭発表等

 
Toward minimum energy operation of voltage-scaled circuits [招待有り]
小野寺 秀俊
IEEE/ACM 10th Workshop on Variability Modeling and Characterization   2017年11月16日   
Toward minimum energy operation [招待有り]
International Workshop on Cross-Layer Resiliency   2017年7月21日   
Circuit Aging - Measurement Techniques [招待有り]
IEEE International Reliability Physics Symposium, Monday Tutorial   2016年4月18日   
IoT時代の設計課題 [招待有り]
小野寺 秀俊
電子情報通信学会集積回路研究会   2016年3月4日   
Design Challenges and Solutions in the era of IoT [招待有り]
小野寺 秀俊
IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC)   2015年10月7日   
Dependable VLSI Platform with Variability and Soft-Error Resilience [招待有り]
International Conference on Integrated Circutis, Design, and Verification   2015年8月11日   
Energy-Efficient Computing with Algorithm Embedded Hardware [招待有り]
International Workshop on Cross-Layer Resiliency   2015年7月20日   
ディペンダブルVLSIプラットフォームへの挑戦 [招待有り]
小野寺秀俊
電子情報通信学会総合全国大会   2009年3月18日   
ばらつき考慮設計に向けて [招待有り]
小野寺秀俊
電子情報通信学会集積回路研究会   2008年10月23日   
サブ100nm CMOSデバイスによるアナログ回路設計の課題と展望 [招待有り]
小野寺秀俊
電子情報通信学会集積回路研究会   2008年10月23日   
ばらつき考慮DFMの課題と期待 [招待有り]
小野寺秀俊
電子情報通信学会総合全国大会   2008年3月18日   
Toward Variability-Aware Design [招待有り]
第8回 IEEE Kansai Chapter コロキウムワークショップ
20081017   2007年6月12日   
ばらつきを克服する設計技術 [招待有り]
小野寺秀俊
回路とシステム軽井沢ワークショップ   2006年4月24日   
ばらつきを克服する設計技術 [招待有り]
小野寺秀俊
半導体技術ロードマップ専門委員会2005年度ワークショップ(第7回)   2006年3月9日   
微細化限界を回路テクノロジで突破する [招待有り]
小野寺秀俊
システムLSIワークショップ   2005年11月28日   
ばらつきの要因とモデル化 [招待有り]
小野寺秀俊
日本学術振興会シリコン超集積化システム第165委員会第38回研究会   2005年7月29日   
設計容易化技術 [招待有り]
小野寺 秀俊
日本学術振興会シリコン超集積化システム第165委員会第38回研究会   2005年7月29日   

Works

 
オンデマンドライブラリを用いたDSM ASICの詳細設計手法
1998年 - 2001年
LSI回路挙動シミュレーション技術に関する研究
2000年 - 2001年
ばらつき考慮タイミング設計手法開発
2003年 - 2004年
LSI製造ばらつきモデルを内蔵した統計解析回路シミュレータの研究開発
2005年
基板バイアス制御下での最適設計技術
2004年

競争的資金等の研究課題

 
集積回路の計算機援用設計法
アナログ回路設計技術
ディジタル回路設計技術

特許

 
WO2015/025682 : 再構成可能な遅延回路、並びにその遅延回路を用いた遅延モニタ回路、ばらつき補正回路、ばらつき測定方法及びばらつき補正方法
小野寺秀俊、イスラム・エイケイエム・マーフズル
特願2014-086117 : 直交型ソレノイドインダクタ
中野慎介、野河正史、雨貝太郎、土谷亮、小野寺秀俊
特願2014-086116 : ソレノイドインダクタ
中野慎介、野河正史、雨貝太郎、土谷亮、小野寺秀俊
特願2013-169965 : 集積回路における信号伝搬時間を測定する遅延モニタ回路及び遅延モニタ回路に用いる遅延回路
小野寺秀俊、イスラム・エイケイエム・マーフズル
特願2012-158359 : ソレノイドインダクタ
中村誠、小野寺秀俊、土谷亮
特願2012-122702 : 可変インダクタおよびトランスインピーダンスアンプ
中村誠、小野寺秀俊、土谷亮
特願2012-118264 : トランスインピーダンスアンプ
中村誠、小野寺秀俊、土谷亮、宮脇成和
5463580 : インダクタ
大友祐輔、桂井宏明、小野寺秀俊、土谷亮
特願2011-128884 : トランスインピーダンスアンプ
中村誠、小野寺秀俊、土谷亮
7,937,252 : CMOS Model Generating Apparatus and Method, Program of the Method and Recording Medium
特願2010-209549 : インダクタ
大友祐輔、桂井宏明、小野寺秀俊、土谷亮
特願2010-134066 : フリップフロップ回路
小林和淑、古田潤、小野寺秀俊
5137141 : トランスインピーダンスアンプ
中村誠、小野寺秀俊、土谷亮
5147061 : トランスインピーダンスアンプ
中村誠、岸根桂路、小野寺秀俊、土谷亮
特願2007-095293 : 半導体集積回路の設計方法及び半導体集積回路設計装置
炭田昌哉、小野寺秀俊
特願2006-029620 : 半導体デバイス及び半導体デバイスの配線方法
高務祐哲、小林和淑、小野寺秀俊、石橋孝一郎、笹川幸宏、平田雅規
特願2005-308700 : CMOSモデル作成装置、垓方法、垓方法のプログラム及び記録媒体
小野寺秀俊、張 徐亮、小野 信任
9082543 : Indoctor