高木直史 (Naofumi Takagi) - マイポータル

基本情報

所属: 京都大学情報学研究科教授

学位: 工学博士(京都大学)

J-GLOBAL ID: 200901000908563148
researchmap会員ID: 1000027898

外部リンク

研究キーワード

研究分野

経歴

2010年4月 - 現在

京都大学, 情報学研究科, 教授
2003年4月 - 2010年3月

- 名古屋大学, 情報科学研究科, 教授
1998年5月 - 2003年3月

名古屋大学, 工学研究科, 教授
1998年 - 2003年

Professor, Graduate School of Engineering, Nagoya University
2003年

- Professor, Graduate School of Information Science, Nagoya University
1994年6月 - 1998年5月

名古屋大学, 工学部, 助教授
1994年 - 1998年

Associate Professor, School of Engineering, Nagoya University
1991年4月 - 1994年5月

京都大学, 工学部, 助教授
1991年 - 1994年

Associate Professor, Faculty of Engineering, Kyoto University
1984年4月 - 1991年3月

京都大学, 工学部, 助手
1984年 - 1991年

Instructor, Faculty of Engineering, Kyoto University

委員歴

2015年10月 - 2019年9月

IEEE Transactions on Computers Associate Editor
2006年 - 2007年

電子情報通信学会, 評議員
2005年 - 2007年

電子情報通信学会東海支部, 評議員
2004年 - 2007年

電子情報通信学会 ELEX編集委員会, 委員
2007年

電子情報通信学会東海支部, 学生会顧問
2006年

電子情報通信学会ディペンダブルコンピューティング研究専門委員会, 委員
2003年 - 2005年

情報処理学会東海支部, 評議員
2000年 - 2004年

情報処理学会システムLSI設計技術研究会, 運営委員
1996年 - 2000年

IEEE Transactions on Computers, Associate Editor
1997年 - 1999年

情報処理学会東海支部, 幹事
1994年 - 1999年

電子情報通信学会コンピュテーション研究専門委員会, 委員
1996年 - 1997年

電子情報通信学会情報・システムソサエティ運営委員会, 庶務幹事
1993年 - 1996年

情報処理学会アルゴリズム研究会, 連絡委員
1995年

IEEE Symposium on Computer Arithmetic Steering Committee, Committee member
1991年 - 1994年

電子情報通信学会学会誌編集委員会, 委員

受賞

2005年

文部科学大臣表彰科学技術賞研究部門
2005年

MEXT Minister Award on Science and Technology
1995年

情報処理学会坂井記念特別賞
1995年

日本IBM科学賞
1991年

電子情報通信学会篠原記念学術奨励賞
1989年

情報処理学会論文賞
1988年

電子情報通信学会論文賞
1984年

IEEEコンピュータ設計国際会議1984(ICCD'84)優秀論文賞

論文

238

Clocked Gate Reduction With Clockless Gates in Technology Mapping for RSFQ Logic Circuits

Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 35(5) 1-5 2025年8月
Wire Length-Matching Aware Placement Method for Rapid Single Flux Quantum Logic Circuits

Kento Kitamura, Takahiro Kawaguchi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 33(5) 1-5 2023年8月査読有り最終著者
Technology Mapping With Clockless Gates for Logic Stage Reduction of RSFQ Logic Circuits

Nobutaka Kito, Takahiro Kawaguchi, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 33(5) 1-5 2023年8月査読有り最終著者
Execution of stored programs by a rapid single-flux-quantum random-access-memory-embedded bit-serial microprocessor using 50-GHz clock frequency

Masamitsu Tanaka, Ryo Sato, Akira Fujimaki, Kazuyoshi Takagi, Naofumi Takagi

Applied Physics Letters 122(19) 2023年5月8日査読有り最終著者
Static Timing Analysis for Single-Flux-Quantum Circuits Composed of Various Gates

Takahiro Kawaguchi, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 32(5) 1-9 2022年8月査読有り最終著者
32-Bit ALU with Clockless Gates for RSFQ Bit-Parallel Processor

Takahiro KAWAGUCHI, Naofumi TAKAGI

IEICE Transactions on Electronics E105.C(6) 245-250 2022年6月1日査読有り招待有り最終著者責任著者
Logic-Depth-Aware Technology Mapping Method for RSFQ Logic Circuits With Special RSFQ Gates

Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 32(4) 1-5 2022年6月査読有り最終著者
A Timing Fault Model and an Efficient Timing Fault Simulation Method for Rapid Single-Flux-Quantum Logic Circuits

Shogo Nakamura, Kazuyoshi Takagi, Nobutaka Kito, Naofumi Takagi

Journal of Physics: Conference Series 1975(1) 2021年7月30日査読有り
Rapid Single-Flux-Quantum Logic Circuits Using Clockless Gates

Takahiro Kawaguchi, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 31(4) 1-7 2021年6月査読有り
A Layout Design Flow for RSFQ Circuits Based on Cell Clustering and Mixed Wiring of JTLs and PTLs

Takashi Dejima, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 30(7) 1-6 2020年10月査読有り
Conversion Method of Netlists Consisting of Conventional Logic Gates to RSFQ Logic Circuits Utilizing Special RSFQ Gates

Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi

IEEE Transactions on Applied Superconductivity 30(7) 1-6 2020年10月査読有り
A two-step routing method with wire length budgeting for PTL routing of SFQ logic circuits

K Kitamura, K Takagi, N Takagi

Journal of Physics: Conference Series 1590 012043-012043 2020年7月査読有り
mROS: A lightweight runtime environment of ROS 1 nodes for embedded devices

Hideki Takase, Tomoya Mori, Kazuyoshi Takagi, Naofumi Takagi

Journal of Information Processing 28 150-160 2020年
Supporting TOPPERS/ASP3 Kernel to mROS to improve its capability

Hiroi Imanishi, Hideki Takase, Kazuyoshi Takagi, Naofumi Takagi

Asia Pacific Conference on Robot IoT System Development and Platform (APRIS2019) 2019年11月査読有り
A functionality expansion of the lightweight runtime environment mROS for user defined message types

Hidetosh Yugen, Hideki Takase, Kazuyoshi Takagi, Naofumi Takagi

Asia Pacific Conference on Robot IoT System Development and Platform (APRIS2019) 2019年11月査読有り
Conversion of Logic Gates in Netlists for Rapid Single Flux Quantum Circuits Utilizing Confluence of Pulses

Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi

IPSJ Transactions on System LSI Design Methodology 12 78-80 2019年8月査読有り
Placement and Routing Methods Based on Mixed Wiring of JTLs and PTLs for RSFQ circuits

Takashi Dejima, Kazuyoshi Takagi, Naofumi Takagi

ISEC 2019 - International Superconductive Electronics Conference 2019年7月1日
Conversion Method of Netlists Consisting of Conventional Logic Gates to RSFQ Logic Circuits Using the Characteristics of Pulse Logic

Nobutaka Kito, Kazuyoshi Takagi, Naofumi Takagi

ISEC 2019 - International Superconductive Electronics Conference 2019年7月査読有り
Concurrent Error Detectable Carry Select Adder with Easy Testability

鬼頭信貴, 高木直史

IEEE Transactions on Computers 68(7) 1105-1110 2019年7月査読有り
mROS: A lightweight runtime environment for robot software components onto embedded devices

Hideki Takase, Tomoya Mori, Kazuyoshi Takagi, Naofumi Takagi

ACM International Conference Proceeding Series 2019年6月6日

もっとみる

MISC

238

ROSベースの自律移動ロボットにおけるFPGA統合開発プラットフォーム

田村爽, 新田泰大, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 (VLSI設計技術) 118(430) 43-48 2019年1月30日
(m, k)-firm制約下の弱ハードリアルタイムシステムにおける動的電圧周波数制御

水野有美, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報（ETNET2018） 117(480) 167-172 2018年3月7日
AUTOSARカーネルにおけるターゲット依存記述のバージョン更新自動化手法

廣瀬秀樹, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報（ETNET2018） 117(480) 161-166 2018年3月7日
ROSノード軽量実行環境mROSにおけるデバイス内のノード間通信手法

森智也, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報（ETNET2018） 117(480) 155-160 2018年3月7日
mROS : 組込みデバイス向けROSノード軽量実行環境

森智也, 高瀬英希, 高本一義, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報（デザインガイア2017） 117(274) 221-226 2017年11月6日
組込みデバイスを活用したROSコンポーネントの軽量実行環境の初期検討

森智也, 高瀬英希, 高木一義, 高木直史

組込みシステムシンポジウム2017論文集 (2017) 5-8 2017年8月17日
シストリックアーキテクチャに基づくRSFQパターンマッチング回路

高木一義, 大畑真也, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報（超伝導エレクトロニクス） 117(10) 35-39 2017年4月21日
協調設計環境SWORDSフレームワークのツールチェーン実装および設計空間探索への適用

谷祐輔, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報（ETNET2017） 116(511) 105-110 2017年3月9日
コア状態を考慮したスラック収集型リアルタイムタスクスケジューリング

松井健太郎, 高瀬英希, 高木一義, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報（ETNET2017） 116(511) 93-98 2017年3月9日
倍精度浮動小数点対数関数のFPGA向き計算法

藤原康史, 高木一義, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報（ETNET2017） 116(510) 363-367 2017年3月9日
自律走行ロボットにおけるSLAMのプログラマブルSoCを用いた実現の検討

森智也, 高瀬英希, 高木一義, 高木直史

システム制御情報学会研究発表講演会講演論文集 60 6p 2016年5月25日
高機能単一磁束量子マイクロプロセッサとランダムアクセスメモリのオンチップ実装

佐藤諒, 安藤友紀, 田中雅光, 藤巻朗, 高木一義, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報（超伝導エレクトロニクス） 116(6) 25-30 2016年4月20日
プログラマブルSoCのためのシステム設計環境におけるSW/HW間通信方式の比較評価

谷祐輔, 高瀬英希, 大川猛, 高木一義, 高木直史

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報（ETNET2016） 115(518) 139-144 2016年3月24日
CORE e : シフトレジスタメモリを統合した単一磁束量子8ビットマイクロプロセッサ

田中雅光, 高田賢介, 佐藤諒, 安藤友紀, 川口隆広, 藤巻朗, 高木一義, 高木直史, 吉川信行

電子情報通信学会総合大会講演論文集 2016(2) 39 (C-8-11)-39 2016年3月1日
PTL配線長マッチングを考慮したSFQ回路レイアウトにおける配線面積の評価

鬼頭信貴, 中島悠, 高木一義, 高木直史

電子情報通信学会総合大会講演論文集 2016(2) 33 (C-8-5)-33 2016年3月1日
クロッキング方式の異なる8ビットSFQ算術論理演算ユニット

安藤友紀, 田中雅光, 高木一義, 高木直史

電子情報通信学会総合大会講演論文集 2016(2) 38 (C-8-10)-38 2016年3月1日
メモリを搭載した単一磁束量子マイクロプロセッサCORE e4の試作と評価

佐藤諒, 安藤友紀, 田中雅光, 藤巻朗, 高木一義, 高木直史

電子情報通信学会総合大会講演論文集 2016(2) 43 (C-8-15)-43 2016年3月1日
同一命令セットヘテロジニアスマルチコア向け消費電力管理手法の評価環境

青野和巳, 高瀬英希, 松原豊, 高木一義, 高木直史

組込みシステムシンポジウム2015論文集 (2015) 65-73 2015年10月14日
3入力多数決ゲートを用いた5変数論理関数の最小段数回路

守家大雄, 高木一義, 高木直史

数理解析研究所講究録 1941 (計算理論とアルゴリズムの新潮流) 1-5 2015年4月
行列多項式$I+A+A^2+\dots+A^{N-1}$の計算における行列乗算回数

松本耕太朗, 高木直史, 高木一義

数理解析研究所講究録 1941 (計算理論とアルゴリズムの新潮流) 57-65 2015年4月

もっとみる

書籍等出版物

新インターユニバーシティ論理回路

高木直史, 磯直行 (担当:分担執筆, 範囲:序章、１～８章)

オーム社 2010年12月
算術演算のＶＬＳＩアルゴリズム

高木直史

コロナ社 2005年3月
The VLSI Handbook

CHEN Waikai Ed, MUROGA Saburo, TAKAGI Naofumi (担当:共著, 範囲:Chapters 38-40)

CRC Press (with IEEE Press) 2000年
インターユニバーシティ論理回路とオートマトン

稲垣康善, 高木直史, 林照峯, 直井徹 (担当:分担執筆, 範囲:１～４章、６章４～５節)

オーム社 1998年1月
New Text 電子情報系シリーズ論理回路

高木直史

昭晃堂 1997年4月
情報工学実験（新コンピュータサイエンス講座）

池田克夫, 柴山潔, 高木直史他 (担当:分担執筆, 範囲:第６章論理素子)

オーム社 1993年3月

講演・口頭発表等

Development of CAD tools for SFQ logic circuits and design of data-path circuits for SFQ bit-slice processors

高木直史

The 10th Superconducting SFQ VLSI Workshop (SSV 2017) 2017年2月20日
Research Results of CREST-JST SFQ-RDP Project and Future Issues

高木直史

The 6th Superconducting SFQ VLSI Workshop (SSV 2013) 2013年11月22日
An energy-efficient high-performance processor with reconfigurable data-paths using RSFQ circuits

高木直史

24th International Symposium on Superconductivity 2011年10月26日

所属学協会

Works(作品等)

単一磁束量子回路による再構成可能な低電力高性能プロセッサ

2006年 - 2011年
Low-power, high-performance, reconfigurable processor using single flux quantum circuits

2006年 - 2011年
テスト容易な演算回路の自動合成に関する研究

2008年
ハードウェアアルゴリズムの性能評価に関する研究

2004年 - 2007年
ＳＦＱ回路高速化アーキテクチャの研究

2002年 - 2006年
Research on architecture of high-speed SFQ circuits

2002年 - 2006年
有限体上の諸演算のためのハードウェアアルゴリズムに関する研究

2002年 - 2004年
Researches on hardware algorithms for arithmetic operations in finite fields

2002年 - 2004年
高速算術演算回路の研究

2000年 - 2002年
高機能演算回路のためのハードウェアアルゴリズムに関する研究

1998年 - 2000年
Srudies on hardware algorithms for high-performance arithmetic circuits

1998年 - 2000年
高速ディジタル信号処理のための複合算術演算回路に関する研究

1996年 - 1997年
Studies on combined arithmetic circuits for high-speed digital signal processing

1996年 - 1997年

共同研究・競争的資金等の研究課題

パルスを情報伝達担体とする超低電力１００ＧＨｚ級超伝導量子デジタルシステムの探求

日本学術振興会科学研究費助成事業特別推進研究 2018年4月 - 2023年3月

藤巻朗, 高木直史, 牧瀬圭正, 山下太郎, 吉川信行
浮動小数点関数計算のハードウェアアシストに関する研究

日本学術振興会科学研究費助成事業基盤研究(B) 2016年4月 - 2020年3月

高木直史, 高木一義
データ表現の工夫による高性能・高信頼浮動小数点演算器アレイに関する研究

日本学術振興会科学研究費助成事業基盤研究(B) 2012年4月 - 2015年3月

高木直史, 高木一義
超伝導単一磁束量子回路による再構成可能な低電力高性能プロセッサ

ＪＳＴ戦略的創造研究推進制度（研究チーム型）（戦略的基礎研究推進事業：ＣＲＥＳＴ） 2006年 - 2011年
Low-power, high-performance, reconfigurable processor using single flux quantum circuits

JST Basic Research Programs (Core Research for Evolutional Science and Technology :CREST) 2006年 - 2011年
局在電磁波配線を用いた単一磁束量子論理回路の設計および設計支援に関する研究

日本学術振興会科学研究費助成事業特定領域研究 2006年 - 2009年

高木一義, 高木直史
テスト容易な演算回路の自動合成に関する研究

2008年
Studies on synthesis of easily testable arithmetic circuits

2008年
ハードウェアアルゴリズムの性能評価に関する研究

日本学術振興会科学研究費助成事業特定領域研究 2004年 - 2007年

高木直史, 高木一義
有限体上の諸演算のためのハードウェアアルゴリズムに関する研究

日本学術振興会科学研究費助成事業基盤研究(B) 2002年 - 2004年

高木直史, 高木一義, 中村一博, 西永望
高機能演算回路のためのハードウェアアルゴリズムに関する研究

日本学術振興会科学研究費助成事業基盤研究(C) 1998年 - 2000年

高木直史, 高木一義
高速ディジタル信号処理のための複合算術演算回路に関する研究

日本学術振興会科学研究費助成事業基盤研究(C) 1996年 - 1997年

高木直史
剰余系演算用高速アルゴリズムに関する研究

日本学術振興会科学研究費助成事業奨励研究(A) 1995年 - 1995年

高木直史
論理回路のレイアウト複雑さに関する研究

日本学術振興会科学研究費助成事業奨励研究(A) 1994年 - 1994年

高木直史
時相理論に基づく論理設計の形式的検証システムの試作研究

日本学術振興会科学研究費助成事業試験研究(B) 1993年 - 1994年

矢島修三, 平石裕実, 荻野博幸, 武永康彦, 浜口清治, 高木直史
論理関数高速処理機構に関する基礎的研究

日本学術振興会科学研究費助成事業一般研究(B) 1993年 - 1994年

矢島修三, 安岡孝一, 荻野博幸, 武永康彦, 濱口清治, 高木直史
冗長表現を用いた高速演算回路の自動合成に関する研究

日本学術振興会科学研究費助成事業奨励研究(A) 1993年 - 1993年

高木直史
中間結果の符号変換による高速算術演算ユニットの研究

日本学術振興会科学研究費助成事業奨励研究(A) 1992年 - 1992年

高木直史
ブール関数処理による順序回路の自動合成・設計検証システムの試作研究

日本学術振興会科学研究費助成事業試験研究(B) 1991年 - 1992年

矢島脩三, 平石裕実, 荻野博幸, 武永康彦, 濱口清治, 高木直史
共有二分決定図による論理関数の効率的処理とそれに基づく論理設計支援に関する研究

日本学術振興会科学研究費助成事業一般研究(B) 1990年 - 1991年

矢島脩三, 荻野博幸, 武永康彦, 石浦菜岐佐, 高木直史, 平石裕実, 岩間一雄

もっとみる

産業財産権

もっとみる

高木直史

基本情報

研究キーワード

研究分野

経歴

委員歴

受賞

論文

MISC

書籍等出版物

講演・口頭発表等

所属学協会

Works(作品等)

共同研究・競争的資金等の研究課題

産業財産権

メニュー

共著者の一覧