藤岡弘 (Hiromu Fujioka) - マイポータル

基本情報

学位: 工学博士(大阪大学)
工学修士(大阪大学)

J-GLOBAL ID: 200901061501753600
researchmap会員ID: 1000030816

外部リンク: http://www-ise3.ist.osaka-u.ac.jp

研究キーワード

研究分野

経歴

福井工業大学, 教授

受賞

1981年

日本電子顕微鏡学会瀬藤賞

MISC

電子ビームによるLSIテスティング

藤岡弘, 中前幸治

精密工学会誌 67(9) 1407-1411 2001年
テスト工程の生産性・経済性向上のための方策

進化する半導体組立・テスト工程, EDリサーチ社 69-88 2001年
Boundary extraction in the SEM cross section of LSI

K Nakamae, Y Midoh, K Miura, H Fujioka

INTELLIGENT ROBOTS AND COMPUTER VISION XX: ALGORITHMS, TECHNIQUES, AND ACTIVE VISION 4572 451-458 2001年
Development of an EB/FIB integrated test system

Failure Physics and Analysis (ESREF 2001) 1489-1494 2001年
Fail Pattern Classification and Analysis System of Memory Fail Bit Maps

Proc. 4th International Conference on Modeling and Simulation of Microsystems 598-601 2001年
Fault diagnosis technique for yield enhancement of logic LSI using I-DDQ

M Sanada, H Fujioka

IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES E83A(5) 842-850 2000年5月
A simple VLSI spherical particle-induced fault simulator: application to DRAM production process

K Nakamae, H Ohmori, H Fujioka

MICROELECTRONICS RELIABILITY 40(2) 245-253 2000年2月
Automatic EB Fault-Tracing System Using Fuzzy-Logic Approach

Proc. 11th European Symposium on Reliability of Electron Devices, Failure Physics and Analysis(ESREF 2000) 40(8/10) 1377-1382 2000年
Effects of operator grouping on the VLSI final test facility layout scale

K Nakamae, R Koga, H Fujioka

2000 IEEE/SEMI ADVANCED SEMICONDUCTOR MANUFACTURING CONFERENCE AND WORKSHOP 231-236 2000年
Wafer fabrication process simulation including cost: which should be used in an inline wafer inspection strategy, high sensitivity & high cost inspection machine or low sensitivity & low cost inspection machine?

K Nakamae, S Yamaji, H Fujioka

2000 INTERNATIONAL CONFERENCE ON MODELING AND SIMULATION OF MICROSYSTEMS, TECHNICAL PROCEEDINGS 700-703 2000年
Verification of wafer test process simulation in VLSI manufacturing system and its application

A Chikamura, K Nakamae, H Fujioka

IEICE TRANSACTIONS ON ELECTRONICS E82C(6) 1013-1017 1999年6月
Effect of 300 mm wafer transition and test processing logistics on VLSI manufacturing final test process efficiency and cost

A Chikamura, K Nakamae, H Fujioka

IEICE TRANSACTIONS ON ELECTRONICS E82C(4) 638-645 1999年4月
IDDQを用いた、多様なリーク電流を有するCMOS LSIの故障診断

真田克, 藤岡弘

電子情報通信学会論文誌D-1 J82-D-1(7) 940-949 1999年
故障シミュレーションとEBスタテトパターン系列を利用した組合せ回路のEBテスタ故障位置特定アルゴリズム

電子情報通信学会論文誌 D-1 J82-D-1 933-939 1999年
Intelligent EB Test System for Automatic of Logic LSl Using lDDQ

Proc.8th lEEE Asian Test Symposium, 335-340 1999年
Fatal Defect Detection from Visual Abnormalities of Lohic LSI Using IDDQ

Proc SPIE's 1999 Symposium on Microelectronic Manufacturing 3884 236-247 1999年
TAT-and cost-reduction strategies in LSI manufacturing test process

H. Fujioka, K. Nakamae, A. Chikamura, M. Kitamura

10th Annual IEEE/SEMI Advanced Semiconductor Manufacturing Conference and Workshop, ASMC 1999 59-63 1999年
A New CD Measurement Method Linked with the Electrical Properties of Devices

IEICE Trans.D-1 E82-C(7) 1347-1352 1999年
Fualt Diagnosis Technology of CMOSLSI with Various Leakage Current Using IDDQ Phenomenon

IEICE Trans.D-1 J82-D-1(7) 940-949 1999年
EB Tester Fault Localization Algorithm for Combinational Circuits by Utilizing Fauit Simulation and Test Patern Sequence for EB Tester

IEICE Trans.D-1 J82-D-1 933-939 1999年

もっとみる

書籍等出版物

計算機システム-ハードウェアの基礎-

昭晃堂 2000年
Computer System : Basics of Hardware

2000年
電子顕微鏡で観るLSIの世界

日刊工業新聞社 1990年
The LSI World Observed with Electron Microscope

1990年
Electron Beam Testing

Academic Press, INC. (Advances in Electronics and Electron Physics) 1989年

藤岡弘

基本情報

研究キーワード

研究分野

経歴

受賞

MISC

書籍等出版物

所属学協会

共同研究・競争的資金等の研究課題

メニュー