井上智生 (Tomoo Inoue) - マイポータル

基本情報

所属: 広島市立大学情報科学研究科情報工学専攻教授
: (兼任) キャリアセンター長
: (兼任)
: (兼任) 副理事 (入学試験・就職担当)
: (兼任)
: (兼任) アドミッションセンター長
: (兼任)

学位: 博士(工学)(明治大学)
Ph. D(Meiji University)
工学修士
M.E.

J-GLOBAL ID: 200901030447269788
researchmap会員ID: 1000165721

外部リンク: http://www.cd.info.hiroshima-cu.ac.jp/~tomoo/

研究キーワード

研究分野

情報通信 / 計算機システム /

経歴

2020年4月 - 2021年3月

アドミッションセンター, センター長
2019年4月 - 2021年3月

副理事 (入学試験担当)
2015年4月 - 2019年3月

副理事 (入学試験・就職担当)
2014年4月 - 2016年3月

広島市立大学キャリアセンターセンター長
2013年4月 - 2015年3月

副理事 (入学試験・就職担当)
2010年4月 - 2013年3月

副理事 (社会連携担当)
2009年4月 - 2013年3月

広島市立大学社会連携センターセンター長（兼任）
2004年4月

広島市立大学情報科学部教授
1999年5月 - 2004年3月

広島市立大学情報科学部助教授
1993年4月 - 1999年4月

奈良先端科学技術大学院大学情報科学研究科助手
1997年4月 - 1999年3月

大阪電気通信大学非常勤講師
1990年4月 - 1992年3月

松下電器産業株式会社半導体研究センター

学歴

- 1990年

明治大学, 工学研究科, 電気工学
- 1988年

明治大学, 工学部, 電子通信工学科

委員歴

2019年4月 - 2020年3月

中国経済連合会, 人材育成専門部会分科会 1
2019年9月 - 2020年3月

広島大学, GSC(グローバルサイエンスキャンパス)広島コンソーシアム会議
2018年8月 - 2019年8月

一般社団法人パワーデバイス・イネーブリング協会, 半導体テスト技術者検定課題検討委員会
2018年4月 - 2019年3月

中国経済連合会, 人材育成専門部会分科会 1 （学生の就業意識の向上）
2015年 - 2019年3月

広島大学, グローバルサイエンスキャンパスアジア拠点広島コンソーシアム会議
2016年12月 - 2018年3月

中国経済連合会, 人材育成専門部会分科会 1 （学生の就業意識の向上）
2013年4月 - 2018年3月

広島市立沼田高等学校学校協力者会議, 外部評価部会委員
2012年4月 - 2018年3月

安田女子高等学校, スーパーサイエンスハイスクール (SSH) 指定校運営指導委員
2014年 - 2018年

一般社団法人パワーデバイス・イネーブリング協会, 半導体テスト技術者検定検定問題審議委員会委員
2015年4月 - 2017年3月

広島県立安西高等学校, 「実社会との接点を重視した課題解決型学習プログラムにかかる実践研究」運営指導委員会委員
2009年4月 - 2013年3月

財団法人ひろしま産業振興機構経営委員会委員
2012年4月 - 2012年4月

広島市市税・保険料・保育料お知らせセンター管理運営業務総合評価審査委員会特別委員
2011年4月

電子情報通信学会, シニア会員
2011年4月

IEICE, Senior Member
2010年10月 - 2011年3月

地域経済産業活性化対策調査委員会
IEEE Computer Society, Member

受賞

2005年7月

WRTLT 2004 Best Paper Award

論文

103

Transient Fault Tolerant State Assignment for Stochastic Computing Based on Linear Finite State Machine

Hideyuki Ichihara, Motoi Fukuda, Tsuyoshi Iwagaki, Tomoo Inoue

IEICE Trans. Fundamentals, Vol. E103-A, No. 12, pp. 1464-1471, 2020 E103-A(12) 1464-1471 2020年査読有り
An empirical approach to RTL scan path design focusing on structural interpretation in logic synthesis

Tsuyoshi Iwagaki, Sho Yuasa, Hideyuki Ichihara, Tomoo Inoue

Proc. 3rd IEEE International Test Conference in Asia (ITC-Asia '19) 55-60 2019年9月査読有り
State Encoding with Stochastic Numbers for Transient Fault Tolerant Linear Finite State Machines

Hideyuki Ichihara, Yuki Maeda, Tsuyoshi Iwagaki, Tomoo Inoue

IEEE Proc. of International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems 2019年
Extension of an Approximate Voting Scheme IDMR for Fail-Operational Systems

Tomoo Inoue, Kazunori Yukihiro, Hideyuki Ichihara

Digest of Papers 20th IEEE Workshop on RTL and High Level Testing (WRTLT '19) 2019年査読有り
Effective Utilization of Register-Transfer Paths Based on Enhancing Multiplexer Functions in RTL Scan Design

Sho Yuasa, Tsuyoshi Iwagaki, Hideyuki Ichihara, Tomoo Inoue

Digest of Papers 19th IEEE Workshop on RTL and High Level Testing (WRTLT '18) 2018年10月査読有り
Experimental evaluation of test cost reduction by scan chain testing in RTL scan circuits

Tsuyoshi Iwagaki, Sho Yuasa, Hideyuki Ichihara, Tomoo Inoue

Digest of Papers 18th IEEE Workshop on RTL and High Level Testing (WRTLT '17) 2017年11月査読有り
State Assignment for Fault Tolerant Stochastic Computing with Linear Finite State Machines

Hideyuki Ichihara, Motoi Fukuda, Tsuyoshi Iwagaki, Tomoo Inoue

Proc. ITC-Asia Proc. 1st IEEE International Test Conference in Asia (ITC-Asia '17) 2017年9月査読有り
Exploration of Four-Phase Dual-Rail Asynchronous RTL Design for Delay-Robustness

Kohta Itani, Tsuyoshi Iwagaki, Hideyuki Ichihara, Tomoo Inoue

Digest of Papers 17th IEEE Workshop on RTL and High Level Testing 2016年11月査読有り
Impact of State Assignment on Error Resilient Stochastic Computing with Linear Finite State Machines

Motoi Fukuda, Hideyuki Ichihara, Tsuyoshi Iwagaki, Tomoo Inoue

Digest of Papers 17th IEEE Workshop on RTL and High Level Testing 2016年11月査読有り
Stochastic Number Generation with Internal Signals of Logic Circuits

Naoya Kubota, Hideyuki Ichihara, Tsuyoshi Iwagaki, Tomoo Inoue

Proc. Int'l Workshop SASMI 2016年10月査読有り
Compact and Accurate Digital Filters Based on Stochastic Computing

Hideyuki Ichihara, Tatsuyoshi Sugino, Shota Ishii, Tsuyoshi Iwagaki, Tomoo Inoue

Trans. on Emerging Topics in Comp. (99) 2016年9月査読有り
A Prototype of a Hardware SAT Solver for Similar Large Instances and Its Application to Test Generation

Tsuyoshi Iwagaki, Syoichi Ohmoto, Hideyuki Ichihara, Tomoo Inoue

Digest of Papers 16th IEEE Workshop on RTL and High Level Testing 2015年11月査読有り
Logic Simplification by Minterm Complement for Error Tolerant Application

Hideyuki Ichihara, Tomoya Inaoka, Tsuyoshi Iwagaki, Tomoo Inoue

Proc. IEEE International Conference on Computer Design 94-100 2015年10月査読有り
A Fault Tolerant Response Analyzer with Self-Error-Correction Capability

Yuki Fukazawa, Hideyuki Ichihara, Tomoo Inoue

Proc. European Test Symp. 2015 2015年5月査読有り
A practical approach for logic simplification based on fault acceptability for error tolerant application

Hideyuki Ichihara, Junpei Kamei, Tsuyoshi Iwagaki, Tomoo Inoue

Proc. 20th IEEE European Test Symposium 2015年5月査読有り
Designing area-efficient controllers for multi-cycle transient fault tolerant systems

Tsuyoshi Iwagaki, Yutaro Ishimori, Hideyuki Ichihara, Tomoo Inoue

Proc. 20th IEEE European Test Symposium 2015年5月査読有り
Scheduling algorithm in datapath synthesis for long duration transient fault tolerance

Tsuyoshi Iwagaki, Tatsuya Nakaso, Ryoko Ohkubo, Hideyuki Ichihara, Tomoo Inoue

Proceedings - IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems 128-133 2014年11月18日査読有り
A controller design in high-level synthesis for long duration transient fault tolerance

Tsuyoshi Iwagaki, Yutaro Ishimori, Tatsuya Nakaso, Hideyuki Ichihara, Tomoo Inoue

Digest of Papers 15th IEEE Workshop on RTL and High Level Testing 2014年11月査読有り
A System-Error-Rate-Oriented Approach to Test Generation for Effective Yield Maximization

Hideyuki Ichihara, Tsuyoshi Iwagaki, Tomoo Inoue

IEEE International Workshop on Reliability Aware System Design and Test 2014年1月査読有り
Compact and Accurate Stochastic Circuits with Shared Random Number Sources

Hideyuki Ichihara, Shota Ishii, Daiki Sunamori, Tsuyoshi Iwagaki, Tomoo Inoue

2014 32ND IEEE INTERNATIONAL CONFERENCE ON COMPUTER DESIGN (ICCD) 361-366 2014年査読有り

もっとみる

MISC

LSIのRTレベルにおけるテスト容易化設計技術

細川利典, 井上智生

電子情報通信学会情報・システムソサイエティ誌 8(4) 6-8 2004年2月

書籍等出版物

はかる×わかる半導体入門編（改訂版）

浅田邦博, パワーデバイス・イネーブリング協会 (担当:共著)

日経BPコンサルティング 2020年12月14日
はかる×わかる半導体半導体テスト技術者検定3級問題集

浅田邦博 (担当:共著)

日経BPコンサルティング 2014年12月11日 (ISBN: 9784864430715)

講演・口頭発表等

システムLSI のディペンダビリティの最新動向

米田友洋, 井上美智子, 土屋達弘, 井上智生

第38回STARCアドバンスト講座高信頼化設計セミナー 2010年11月25日株式会社半導体理工学研究センター (STARC)

所属学協会

共同研究・競争的資金等の研究課題

ディペンダブル・サイバーフィジカルシステムを指向した組込みLSIの動作合成法

2015年4月 - 2018年3月

井上智生
広島県科学オリンピックセミナー

広島県教育委員会 2015年7月 - 2016年3月
大学インスティテューショナル・リサーチに関する他大学の状況と実施に向けての課題

2015年4月 - 2016年3月
高大連携体験授業の実施と入試志願者数への影響に関する調査

2013年4月 - 2016年3月
広島県科学オリンピックセミナー

広島県教育委員会 2014年7月 - 2015年3月
マルチサイクル過渡故障に耐性を持つディジタルシステムの動作合成法

2011年4月 - 2014年3月
歩留まり・コストモデルに基づくテスト容易化技術を用いた低コスト・高信頼LSI設計手法の開発

研究成果最適展開支援プログラム A-STEP フィージビリティスタディ【FS】ステージ探索タイプ 2011年8月 - 2012年3月
ＩＣＴプロフェッショナルへの道

サイエンス･パートナーシップ･プロジェクト 2011年4月 - 2012年3月
FPGAを用いた充足可能性問題解法に基づくテスト生成の高速化

2010年4月 - 2012年3月
組合せ回路のテスト生成複雑度に基づく上流からのＶＬＳＩテスト容易化合成法

2009年4月 - 2010年3月
組合せ回路のテスト生成複雑度に基づく上流からのＶＬＳＩテスト容易化合成法

2008年4月 - 2009年3月
組合せ回路のテスト生成複雑度に基づく上流からのＶＬＳＩテスト容易化合成法

2007年4月 - 2008年3月

産業財産権

特許第3117676号検査容易化設計方法

細川利典, 井上智生, 藤原秀雄
特許第3059424号検査系列生成方法

細川利典, 井上智生, 藤原秀雄