三浦 幸也

J-GLOBALへ         更新日: 18/10/02 14:59
 
アバター
研究者氏名
三浦 幸也
 
ミウラ ユキヤ
所属
首都大学東京
部署
システムデザイン学部 システムデザイン学科情報通信システムコース 首都大学東京 システムデザイン学部
職名
教授

研究分野

 
 

受賞

 
2006年
Forum on Information Technology 2006 論文賞
 

論文

 
Yukiya Miura,Yoshihiro Ohkawa
2014 IEEE 20th International On-Line Testing Symposium, IOLTS 2014, Platja d'Aro, Girona, Spain, July 7-9, 2014   55-61   2014年   [査読有り]
Yousuke Miyake,Yasuo Sato,Seiji Kajihara,Yukiya Miura
IEEE Trans. VLSI Syst.   24(11) 3295-3295   2016年11月   [査読有り]
Yukiya Miura,Takuya Yamamoto
23rd IEEE International Symposium on On-Line Testing and Robust System Design, IOLTS 2017, Thessaloniki, Greece, July 3-5, 2017   151-156   2017年   [査読有り]
Seiji Kajihara,Yousuke Miyake,Yasuo Sato,Yukiya Miura
23rd IEEE Asian Test Symposium, ATS 2014, Hangzhou, China, November 16-19, 2014   254-257   2014年   [査読有り]
Yukiya Miura,Tatsunori Ikeda
20th IEEE European Test Symposium, ETS 2015, Cluj-Napoca, Romania, 25-29 May, 2015   1-2   2015年   [査読有り]

Misc

 
佐藤 晃平, 三浦 幸也
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   117(444) 55-60   2018年2月
佐藤晃平, 三浦幸也
電子情報通信学会技術研究報告   117(444(DC2017 77-88)) 55‐60   2018年2月
井上美優紀, 三浦幸也
電子情報通信学会技術研究報告   117(444(DC2017 77-88)) 67‐72   2018年2月
佐藤 晃平, 三浦 幸也
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報   116(466) 45-52   2017年2月
佐藤晃平, 三浦幸也
電子情報通信学会技術研究報告   116(466(DC2016 74-83)) 45‐52   2017年2月

競争的資金等の研究課題

 
IoT時代の高信頼VLSIシステムの開発
科学技術振興機構: 研究成果展開事業
研究期間: 2017年10月 - 2020年3月    代表者: 麻生 正雄
文部科学省: 科学研究費補助金(基盤研究(C))
研究期間: 1997年 - 1999年    代表者: 岩崎 一彦
本研究の目的は,メトロポリタンエリアおよびローカルエリアネットワークにおける障害発生のメカニズムを解析するとともに,障害予防手法,あるいは万一障害が生じてもその影響を局所的に留めるようなディペンダブルコンピューティング技術を研究開発することである.平成9年度から11年度における本研究の成果の概要を以下にまとめる.TCPやIPで用いられているチェックサムによる誤り検出方式の誤り見逃し確率の評価をおこなった.チェックサムにおいて受診側が誤りが生じなかったと判断して受理するパケットの集合を非線形...
文部科学省: 科学研究費補助金(基盤研究(C))
研究期間: 2013年 - 2016年    代表者: 三浦 幸也
文部科学省: 科学研究費補助金(基盤研究(C))
研究期間: 2009年 - 2012年    代表者: 三浦 幸也
VLSI が低電圧化・高速化・微細化するにつれ,ノイズによるVLSIの誤動作が問題となっている.本研究ではデータ信号線に発生するノイズに耐性のあるフリップフロップの開発を行った.開発した回路は付加信号を必要とせず,また既存回路と互換性・整合性のある回路構造であることから,従来設計の回路と混在が可能である.更に開発した回路機能をデータ信号の遅延時間の増加・減少の検知に拡張し,信号遅延の訂正に応用できることを明らかにした.
文部科学省: 科学研究費補助金(基盤研究(C))
研究期間: 2006年 - 2007年    代表者: 三浦 幸也
ディープサブミクロン回路では寄生素子や信号変化によって発生するノイズが回路動作に影響を与えるようになってきている.特に同期式ディジタル回路のクロック信号にクロストークノイズが発生すると,回路内の様々な箇所に誤動作を引き起こす可能性がある.クロストークの発生は偶発的であり,またその原因の完全な排除は困難である.よってクロストークノイズが発生しても正常動作を保証できる耐ノイズ性のある回路設計手法が有効である.本研究では,同期式回路に不正なクロック信号が発生しても正常な動作を保証できるクロック信...