2014年1月21日
広い引き込み領域を持つ神経回路連想記憶のハードウェア化に関する研究 (非線形問題)
電子情報通信学会技術研究報告 = IEICE technical report : 信学技報
- ,
- ,
- ,
- 巻
- 113
- 号
- 383
- 開始ページ
- 99
- 終了ページ
- 102
- 記述言語
- 日本語
- 掲載種別
- 出版者・発行元
- 一般社団法人電子情報通信学会
従来のHopfieldニューラルネットワークモデルの連想動作においては、スプリアスメモリーにトラップされるため、ニューラルネットワークの連想性能が低下する。スプリアスメモリーを潰すために、負性抵抗領域を導入した、逆関数遅延モデル(ID)が提案された。スプリアスメモリーにおけるパターンを不安定化することにより、学習させた記憶パターンへの収束を実現した。しかしIDモデルは時定数を二つ持ち、計算コストが大きいという欠点がある。本文ではIDモデルの広い引き込み領域(basin size)を維持しつつ、計算コストを下げるために提案した逆関数ゼロ遅延(IDL)モデル[1]の連想動作における、想起の過程(overlap)、引き込み領域(basin size)と計算ステップを検証する。
- リンク情報
-
- CiNii Articles
- http://ci.nii.ac.jp/naid/110009825484
- CiNii Books
- http://ci.nii.ac.jp/ncid/AN10060800
- URL
- http://id.ndl.go.jp/bib/025278214
- ID情報
-
- ISSN : 0913-5685
- CiNii Articles ID : 110009825484
- CiNii Books ID : AN10060800