Hironaka, Tetsuo

J-GLOBAL         Last updated: May 24, 2019 at 02:40
 
Avatar
Name
Hironaka, Tetsuo
E-mail
hironakahiroshima-cu.ac.jp
URL
http://www.ca.info.hiroshima-cu.ac.jp/
Affiliation
Hiroshima City University
Section
Graduate School of Information Sciences, Dept. of Computer and Network Engineering
Job title
Professor
Degree
Bachelor of Engineering(Yamaguchi University), Master of Engineering(Kyushu University), Ph.D.(Kyushu University)

Profile

Tetsuo Hironaka received his B.E. degree from Yamaguchi University in 1988 and received his M.S. and Ph.D. degrees in Engineering from Kyushu University in 1990 and 1993, respectively. From 1993 to 1994, he served as a Research Associate in Kyushu University. From 1994 to 2006, he was an Associate Professor at Hiroshima City University. Since 2006, He has been a Professor at the Computer Architecture lab., Hiroshima City University. His research interests are in the areas of reconfigurable architecture, parallel processing architecture and system software.

Research Areas

 
 

Academic & Professional Experience

 
Apr 2007
   
 
Professor of Department of Computer and Network Engineering, Graduate School of Information Sciences, Hiroshima City University
 
Oct 2006
 - 
Mar 2007
Professor of Department of Computer Engineering, Faculty of Information Sciences, Hiroshima City University
 
Apr 1994
 - 
Sep 2006
Associate Professor of Department of Computer Engineering, Faculty of Information Sciences, Hiroshima City University
 
Apr 1993
 - 
Mar 1994
Research Associate of Department of Information Engineering, Faculty of Engineering, Kyushu University
 

Education

 
Apr 1984
 - 
Mar 1988
Department of Electric Engineering, Faculty of Engineering, Yamaguchi University
 
Apr 1988
 - 
Mar 1990
Information system, Graduate School, Division of Integrated Science and Engineering, Kyushu University
 
Apr 1990
 - 
Mar 1993
Information system, Graduate School, Division of Integrated Science and Engineering, Kyushu University
 

Committee Memberships

 
2000
 - 
2003
Information Processing Society of Japan  Thesis magazine edit committee
 
1999
 - 
2002
The Institue of Electronics, Information and Communication Engineers  English thesis magazine edit committee
 

Awards & Honors

 
Jul 2018
A prototype design of reconfigurable device SePLD in 0.6um CMOS process, ITC-CSCC2017 Best Paper Award, The 32nd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2017)
Winner: Yuji Yamashita, Kazuya Tanigawa, Tetsuo Hironaka, and Takashi Ishiguro
 
2017年7月2日〜5日に韓国(Haeundae Grand Hotel)で開催された国際会議 「The 32nd International Technical Conference on Circuits/Systems, Computers and Communications(ITC-CSCC2017)」において、下記講演論文が「Best Paper Award」を受賞した。 (表彰式は2018年6月、ITC-CSCC2018において行われた。)

受賞講演:A prototype...
May 2015
小規模LSI向けプロセッサPilafの検討, 第一回電子デバイス・回路・照明・システム関連教育・研究ワークショップ 最優秀賞, 照明学会 中国支部
Winner: 胡濱 良樹,米田 浩貴,谷川 一哉,弘中 哲夫
 
第一回電子デバイス・回路・照明・システム関連教育・研究ワークショップにおいて、安価な小規模デバイスなSoCを構成を実現するのに向くプロセッサアーキテクチャPilafの提案を行った.
Pilafは高度なプログラミングにおいて重要な間接アドレッシング やサブルーチンコールが使用でき ,かつ,小面積で実現きるプロセッサである.さらに,Pilafではプロセッサ内部のレジスタ数を最小限に抑えつつも,多様な状況に対応できるようデータメモリ内に擬似的に32本のレジスタ備える.
Apr 2008
The 10nd LSI IP Design Award MeP Encouragement Prize
 
Apr 2007
The 9th LSI IP Design Award Development Research Aid Prize
 
May 2006
The 8nd LSI IP Design Award Development Encouragement Prize
 

Published Papers

 
Hideyuki Kawabata, Yuta Tanaka, Mai Kimura, Tetsuo Hironaka
Proc. of 16th Asian Symposium on Programming Languages and Systems (APLAS 2018)   (LNCS 11275) 157-165   Dec 2018   [Refereed]
Traf is a graphical proof tree viewer that cooperates with the Coq proof assistant and is controlled through Proof General. Among other proof tree viewers and tools for browsing proof scripts, Traf is well suited for daily proving of Coq problems ...
細粒度再構成可能デバイスMPLDにおけるディープラーニングを用いた論理素子配置の良し悪し判定
藤石 秀仁,鎌田 時生,弘中 哲夫,谷川 一哉,窪田 昌史
信学技報VLD2018-48   118(334) 71-76   Nov 2018
In CAD for MPLD which is a type of fine grain reconfigurable PLD, the SA method is used as a placement method for logic elements. However, since the wiring structure of the MPLD is complicated, it is difficult to implement the cost function for th...
藤石 秀仁, 宮内 亮太,寺本 圭吾, 山下 裕司, 弘中 哲夫
第20回IEEE広島支部学生シンポジウム(HISS)   93-97   Nov 2018   [Refereed]
我々はプロセッサPilafの少ない命令数からなる命令セット,レジスタを外部メモリにマッピングするという小規模化実現の基本コンセプトを踏襲しつつ,複数の定数レジスタを
CPU内に持ち,割り込み処理能力を持つプロセッサTempleの開発を行った.本論文
ではTempleの設計を行った結果とPilafとTempleの回路規模の比較結果について報告する.
寺本 圭吾, 窪田 昌史, 弘中 哲夫
第20回IEEE広島支部学生シンポジウム(HISS)   261-264   Nov 2018   [Refereed]
本研究ではHMCとFPGAが接続されたHMC-FPGAシステムを用いて最短経路問題のハードウェア実装を行った.既存研究で幅優先探索のHMC-FPGAシステムの実装と評価を行っており,最短経路問題のハードウェア実装の参考とした.また,本研究の最短経路問題では単一始点最短経路問題を扱う.
山下 裕司,窪田 昌史,谷川 一哉,弘中 哲夫
第20回IEEE広島支部学生シンポジウム(HISS)   98-101   Nov 2018   [Refereed]
再構成可能デバイスの一種としてMPLDが存在する. MPLDは論理の構成とルーティングを1つのブロックで行い,それらのブロックをAD対により相互接続することで構成される. MPLDのブロック内で論理を構成する部分は,k入力m出力LUTが使用されている. 入力数kや出力数mに依存して,配置配線できる最小のアレイサイズや配線資源が変化するため,配置配線される回路面積に大きな影響を及ぼす. よって適切なk,mの選択がMPLDの開発において重要になる. そこで本研究では,k,mの変化に伴うアレイサ...

Misc

 
8命令からなる命令セットアーキテクチャを用いたコンピュータアーキテクチャ教育教材
寺本 圭吾,弘中 哲夫
第17回情報科学技術フォーラムFIT2018,第4分冊   311-312   Sep 2018
我々は命令セットアーキテクチャを 8 命令と大幅に絞ることで,短時間でのプロセッサの動作の理解を実現
しつつ,同じ命令セットでコンパイラやオペレーティングシステムなどのシステムソフトウェアの学習を可能に
する Temple を開発した.本稿では,Temple を用いたプロセッサの動作原理の理解だけでなく,アセンブリ教
育やプロセッサの改良まで対応した教育教材について述べる.
区間演算ライブラリMPFIを用いた実数計算ライブラリIFN-Hの記憶領域管理をHaskellのみで記述した設計と実装
余頃花純, 川端英之, 弘中哲夫
情報処理学会第80回全国大会論文集 第1分冊   1-249-1-250   Mar 2018
正確な計算を実現するHaskellライブラリとして、我々はIFN-H (Improving Floating-Point Numbers Library for Haskell) を開発している。IFN-Hは、区間演算を応用することにより、ユーザに精度保証制御の詳細を意識させることなく、任意の式に対して必要な精度での計算を行うことを可能にしている。IFN-Hの実装では、区間演算ライブラリMPFIを用いるにあたり、記憶領域の動的な確保のためにメモリ管理の一部をC言語で記述している。そのため、...
定理証明支援系Coqと連携した証明木表示機能の設計と実装
木村麻衣, 田中雄太, 川端英之, 弘中哲夫
情報処理学会第80回全国大会論文集 第1分冊   1-251-1-252   Mar 2018
定理証明支援系Coqを用いた証明スクリプトは手続き的な記述であるため,可読性が高いとは言い難い.対話的な証明手続きの各時点での状況把握や完了した証明の俯瞰の補助には,証明の流れをグラフィカルに表示する機能が有用だと考えられる.Coqは対話的な証明の過程をグラフ構造で描画するツールProoftreeと連携できるが,適用した推論規則の流れのみを簡易的なグラフ構造で描画するため,証明の詳細な把握には向いていない. 本研究では,描画する情報量を適切に抑え,自然演繹で用いられる読みやすいスタイルで証...
Performance Improvement of an Exact Real Arithmetic Library, the IFN Library, by using the MPFI Library
Nanami Nagahama, Hideyuki Kawabata, Tetsuo Hironaka
The 79th National Covenation of IPSJ   1 319-320   Mar 2017
精度が保証された計算は様々な場面で必要となる。正確な計算を簡単に行うための手法の一つとして、区間演算ライブラリであるMPFI (Multiple Precision Floating-Point Interval Library) が利用される。しかし、Haskellを用いたプログラムにおいて、MPFIを利用することは、メモリ管理が煩雑となるため、容易とは言い難い。一方、任意精度浮動小数点演算ライブラリであるMPFR (Multiple Precision Floating-Point R...
Performance Improvement of an Exact Real Arithmetic Library, the IFN Library, by using the MPFI Library
Sayaka Murata, Hideyuki Kawabata, Tetsuo Hironaka
The 79th National Covenation of IPSJ   1 317-318   Mar 2017
高精度な計算を実現する枠組みとして,我々はIFN (Improving Floating-Point Numbers) ライブラリの開発を進めている.IFNライブラリを用いた数値計算では,ユーザは精度保証方式の詳細を意識することなく,必要な精度で正確な計算結果を得ることが可能である.しかしながら,IFNライブラリは,計算速度やメモリ使用量などの観点で改善の余地がある.本研究では,IFNライブラリにおいて計算結果の精度保証に用いている方式を多倍長浮動小数点表現に基づく区間演算ライブラリMPF...

Books etc

 
情報科学部学生のためのコンピュータリテラシー
小畑博靖,市原英行,井上博之,岩根典之,岡本勝,島和之,谷川一哉,弘中哲夫,三村和史,吉川祐樹(小畑博靖編者) (Part:Joint Work, 1-22, 52-64)
大学教育出版   Apr 2008   
Linux の基本的な操作方法から,テキストエディタの利用方法,電子メール,Web ページの作成,文章作成方法(Latex)等を解説する。インターネットを利用する際に必要な,ネットワークコマンドの使い方,セキュリティ,情報検索,情報倫理についても述べる。情報科学部学生のためのコンピュータリテラシー教育のための書である.
Reconfigurable Systems
Hideharu Amano, Ryo Awashima, Masahiro IIda, Kiyoshi Oguri, Morihiro Kuga, Tomoyoshi Sato, Yasusuke Zappa, Yuichiro Shibata, Toshinori Sueyoshi, Nozomi Togawa, Akira Nagoya, Tetsuo Hironaka, Masao Yanazawa (Part:Joint Work, 235-251)
Ohmsha   Aug 2005   
情報工学基礎実験
監修者:寺内衛,弘中哲夫 著者:川端英之 (Part:Supervisor)
大学教育出版   Apr 2005   ISBN:978-4887306219
大学等で情報工学・コンピュータ工学を専攻する学生諸君がディジタル回路設計技法を修得するための入門演習テキスト.
本書は以下の内容を含む.
第I部 論理回路設計演習 電子回路の構成要素/ディジタル回路の基礎/組合せ回路の設計/順序回路の構成要素-フリップフロップ/順序回路の設計/順序回路の設計(その2)/ディジタル回路作成演習/論理回路設計演習: 演習課題 第II部 アセンブリプログラミング演習 CPUの動作理解KUE-CHIP2を例に/KUE-CHIP2 アセンブリプログラミング/KUE-...

Conference Activities & Talks

 
Keigo Teramoto, Atsushi Kubota and Tetsuo Hironaka
The International Conference for High Performance Computing, Networking, Storage and Analysis   12 Nov 2018   IEEE
Presentation of the Trial Implementation of Single-Source Shortest Path Problem using FPGA with Multiport and Multibank Memory.
今そこにあるルービックキューブを解くツール
西本 匡志,小林 周太郎, 川端 英之, 弘中 哲夫
夏のプログラミングシンポジウム2018   28 Aug 2018   情報処理学会
我々は,人聞がルービックキューブの色を揃えることを支援するツール「キューブ・ナビ」を開発している.キューブ・ナビはカメラ付きのコンビュータで動作するソフトウェアである.キューブ・ナビは,ユーザがキューブを操作する様子をカメラで監視し,キューブの状態を自動認識し,各時点からゴールに至るまでの操作手順をユーザに提示する.指示に従わないキューブ操作がなされても,あたかもカーナビのように,提示する指示内容を更新してゴールまでユーザを導き続ける.カメラ以外のセンサデバイスを用いないため,使用するキュ...
Haskellにおける型クラス制約を満足する型変数割当ての唯一性検査に基づく型の曖昧性解決
河野 雄也, 川端 英之, 弘中 哲夫
第119回プログラミング研究発表会   8 Jun 2018   情報処理学会
気楽なアプリケーション開発を可能にするSearch-Select-Superpose Loopの反復支援ツール
西本 匡志, 西山 佳志, 川端 英之, 弘中 哲夫(口頭発表者:西本匡志)
第20回プログラミングおよびプログラミング言語ワークショップ(PPL 2018)   5 Mar 2018   日本ソフトウェア科学会 プログラミング論研究会
気楽なアプリケーション開発を可能にするSearch-Select-Superpose Loopの反復支援ツールの紹介とデモ
Traf: Coqでの対話的証明と連動した証明木描画ツール
木村 麻衣, 田中 雄太, 川端 英之, 弘中 哲夫(口頭発表者:川端英之)
第20回プログラミングおよびプログラミング言語ワークショップ(PPL 2018)   5 Mar 2018   日本ソフトウェア科学会 プログラミング論研究会
Coqでの対話的証明と連動した証明木描画ツールであるTrafの紹介とデモ

Research Grants & Projects

 
High-speed processing of analog circuit simulation on FPGAs.
Zuken inc.: 
Project Year: Apr 2018 - Mar 2019    Investigator(s): Tetsuo Hironaka
Spiceに代表される回路シミュレーションをより高速に動作させ、リアルタイムでのシミュレーションを実現するために、対象のアナログ電子回路をFPGA上でモデリングし、リアルタイムにシミュレーションできる環境構築を目指す。前提条件として、電子回路は抵抗やコンデンサだけでなくダイオードやトランジスタなどの非線形回路の組み合わせとして表現されているものとする。本研究ではその電子回路の動作をモデル化したものをFPGA上で実現し、電子回路のリアルタイムでのシミュレーションを実現するための手法の研究を行う。
High-speed processing of analog circuit simulation on FPGAs.
Zuken inc.: 
Project Year: Jul 2017 - Mar 2018    Investigator(s): Tetsuo Hironaka
Spiceに代表される回路シミュレーションをより高速に動作させ、リアルタイムでのシミュレーションを実現するために、対象のアナログ電子回路をFPGA上でモデリングし、リアルタイムにシミュレーションできる環境構築を目指す。前提条件として、電子回路は抵抗やコンデンサだけでなくダイオードやトランジスタなどの非線形回路の組み合わせとして表現されているものとする。本研究ではその電子回路の動作をモデル化したものをFPGA上で実現し、電子回路のリアルタイムでのシミュレーションを実現するための手法の研究を行う。
Research on place and route method using depth learning
学術研究助成基金助成金
Project Year: Apr 2016 - Mar 2021    Investigator(s): Tetsuo Hironaka
In this research, our goal is to propose a solution for placement and routing problems of logic circuits and computing units that are important for efficient use of reconfigurable devices by using deep learning, to realize compact and low delay pl...
Security research for Cancer sensor
TAIYO YUDEN CO.,LTD.
Project Year: May 2015 - Mar 2016
Study of Next Generation Logic Device MPLD
TAIYO YUDEN CO.,LTD.
Project Year: May 2014 - Mar 2015

Patents

 
2013-069382 : 半導体装置
2007-213641 : Semiconductor memory device
2006-260127 : 結合網およびそれを用いたマルチポートメモリ
5432344 : Semiconductor device
Takashi Ishiguro, Masayuki Sato, Tetsuo Hironaka, Masato Inagi, Hitoshi Shimazaki
5260077 : プログラマブル論理デバイスおよびその構築方法およびその使用方法