樋口 久幸

A 2-ns-Access, 285-MHz, Two-Port Cache Macro Using Double Global Bit-Line Pairs 

ITICE Transactions on Electronics E83-C(1), 109-114 2000年  

しきい値電圧を出力信号で制御する高速・低消費電力SOI-CMOS回路 

電子情報通信学会論文誌C J83-C(6) 487-494 2000年  

A 2-ns-Access, 285-MHz, Two-Port Cache Macro Using Double Global Bit-Line Pairs 

ITICE Transactions on Electronics E83-C(1), 109-114 2000年  

Analog circuit Design Methodology in a Low Power RISC Microprocessor 

IEICE Transaction on Fundamentals of Electronics, communications and computer sciences E81-A(2) 210 1998年  

A5-m*, 10-ns Cycle TLB Using a High-Parformance CAM with Low-Power Match-Detection Circuits 

IEICE Transctions on Electronics E79-C(6), 757-762 1996年  

A5-mW, 10-ns Cycle TLB Using a High-Parformance CAM with Low-Power Match-Detection Circuits 

IEICE Transctions on Electronics E79-C(6), 757-762 1996年  

A 5-mW, 10-ns Cycle TLB using a High-Performance CAM with Low-Power Match-Detection Circuits(共著) 

The Institute of Electronics, Information and Communication Engineers E79-C(6) 757-761 1996年  

A 2.6ns wave-Pipelined CMOS SRAM with Dual-Sensing-Latch(共著) 

IEEE Journal of Solid State Circuits 30(4) 487-490 1995年  

(]G0048[)注入効果をとり入れたBiCMOS回路の動作解析 (共著) 

電子情報通信学会 J74-C2(7) 569-575 1991年  

P型MOSFETとnpnトランジスタを同一Nウェル内に形成したN⁺埋込層給電型BiCMOS論理回路の検討(共著) 

電子情報通信学会 J74-C2(7) 590-597 1991年  

Closed Form Analysis of BiCMOS Gate Characteristics using Gummel-Poon Bipolar Transistor model with kirk Effect 

The Institute of Electronics, Information and Communication Engineers J74-C2(7) 569-575 1991年  

Characteristics of BiCMOS Gates with N⁺-Buried Layer Power Supply 

The Institute of Electronics, Information and Communication Engineers J74-C2(7) 590-597 1991年  

バイポーラトランジスタの1/f雑音特性とそのプロセス清浄化による改善(共著) 

電気学会 110-C(4) 219-227 1990年  

サブミクロンBiCMOS,CMOS,バイポーラECL論理回路の遅延時間の解析(共著) 

電子情報通信学会 J73-C2(10) 626-635 1990年  

超(]G0048[)速バイポーラLSI用外周エミッタ形シリコントランジスタ構造の提案(共著) 

電子情報通信学会 J73-C2(11) 759-766 1990年  

Evaluation of 1/f Noise Characteristics of Bipolar Transistors and Improvement of the Noise by Cleaning Fabrication Process, 

The Institute of Electrical Engineers of Japan 110-C(4) 219-227 1990年  

Delay-Time Analysis of Sub-micron BiCMOS, CMOS, Bipolar ECL Logic Circuits 

The Institute of Electronics, Information and Communication Engineers J73-C2(10) 626-635 1990年  

A Silicon Bipolar Transistor with Outside-Emitter and Inside-Base Structures for high-speed Bipolar LSIs 

The Institute of Electronics, Information and Communication Engineers J73-C2(11) 759-766 1990年