次世代の大容量メモリとして期待されているホログラムメモリをプログラマブルデバイスに組み合わた光再構成型ゲートアレイの研究が進められている.この光再構成型ゲートアレイでは仮想的に既存のVLSIを超える大規模ゲート数のVLSIが実現できると期待されている.しかし,光再構成型ゲートアレイにおいても瞬間的な処理速度はVLSIの実ゲート規模に依存する.そこで回路情報を受けとるフォトダイオードをメモリとしても使用することによってゲートアレイVLSIそのものの大規模化を可能にするダイナミック光再構成型ゲートアレイの研究が行われている.本稿ではダイナミック光再構成型ゲートアレイにおいて現在最大規模であるチップを使用し,高速再構成試験を行った結果について報告する.