我々は光を用いて動的再構成を実現する光再構成型ゲートアレイを開発している.その中でVLSIの高密度化を実現するダイナミック光再構成型ゲートアレイを提案してきた.このダイナミック光再構成アーキテクチュアではフォトダイオードを再構成用メモリとしても使用することから,動的再構成を繰り返すと回路の保持時間に影響を及ぼす.そこで,この度,そのダイナミック光再構成型ゲートアレイに対して,動的部分再構成試験を実施し,その影響について試験的に調査した.本稿ではその結果について報告する.