{{flash.message}}
researchmap
  • 日本語 | English
  • 新規登録
  • ログイン
アバター

島袋 勝彦

シマブクロ カツヒコ  (Shimabukuro Katsuhiko)
更新日: 2018/06/12
  • ホーム
  • 研究キーワード
  • 経歴
  • MISC
  • 共同研究・競争的資金等の研究課題

基本情報

所属
琉球大学 工学部 電気電子工学科 准教授
学位
工学博士(東北大学)
J-GLOBAL ID
201001046780264470
researchmap会員ID
6000024583

研究キーワード

  6
  • 高並列演算回路設計 
  • 並列処理VLSI 
  • 多値情報処理 
  • Arithmetic Circuit Design 
  • Parallel Processing VLSI 
  • Multiple-Valued Digital Processing System 

経歴

  2
  • 1997年3月
    - , 琉球大学 工学部 電気電子工学科 電子物性工学講座 准教授 
  • 1997年3月
    - , University of the Ryukyus, Faculty of Engineering, Department of Electrical and Electronics Engineering, Electronics and Elctronic Materials, Associate Professor 

MISC

  2
  • Multiple-Valued Mask-Programmable Logic Array Using One Transisor Universal-Literal Circuits 
    Katsuhiko Shimabukuro
    Proc of the 31st ISMVL 2001年  
  • Multiple-Valued Mask-Programmable Logic Array Using One Transisor Universal-Literal Circuits 
    Katsuhiko Shimabukuro
    Proc of the 31st ISMVL 2001年  

共同研究・競争的資金等の研究課題

  4
  • 並列構造多値VLSIプロセッサに関する研究 
  • 剰余数系に基づく高並列演算回路の構成に関する研究 
  • Study on Multiple-Valued VLSI Processors Based on Parallel Architecture 
  • Study on Highly Parallel Arithmetic Circuit Design Based on Residue Number Systems 

メニュー

マイポータル
2017 researchmap
利用規約
Japan Science and Technology Agency