本研究は，代表者が有する次世代半導体ゲルマニウム(Ge)に対する高性能かつ低接合抵抗のスピン注入・検出電極技術を高度化し，分担者の独自開発する高性能電界効果トランジスタ(MOSFET)技術と融合することで，シリコン(Si)プラットフォーム上で室温・低電圧動作するGeスピンMOSFETを世界に先駆けて実証することを目的とする．
<BR>
令和元年度は、まず、代表者グループと分担者グループの共同研究により、世界初となる「半導体スピン伝導素子における歪み印加の効果」を明らかにすることができた。具体的には、これまで課題となっていたGe中のスピン緩和機構(バレー間スピン散乱)の改善にアプローチしたもので、分担者グループが作製するSi基板上の歪みSi0.1Ge0.9をスピン伝導チャネルとし、代表者グループの強磁性ホイスラー合金をスピン注入源とするスピン伝導素子を作製することで、不純物誘起のバレー間スピン散乱機構を抑制することに成功し、低温ではあるが、これまでと比較して100倍のスピン信号取得と3倍のスピン寿命を達成する成果を得た。このことは、今後のゲルマニウムスピンMOSFETを実証する上で、スピン伝導チャネル構造に関する非常に重要な設計指針となる。また、分担者グループは、上記の歪み量をさらに増大させるための新手法を開発し始めており、既にそれらを用いて新しいスピン伝導素子の作製に取り掛かり始めている。今後は室温以上での性能向上が十分期待される。また、分担者グループは、スピンMOSFET用のゲート酸化膜作製プロセス確立に向けて，反応性イオンエッチング装置を導入し，低ダメージのMOS界面を低温で形成する条件探索を順調に進めている。