MISC

2013年4月11日

依頼講演 32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM : 1.0ns/200psのWake-up/Power-off時間を達成 (集積回路)

電子情報通信学会技術研究報告 : 信学技報
  • 遠藤 哲郎
  • ,
  • 大澤 隆
  • ,
  • 小池 洋紀
  • ,
  • 三浦 貞彦
  • ,
  • 本庄 弘明
  • ,
  • 徳留 圭一
  • ,
  • 池田 正二
  • ,
  • 羽生 貴弘
  • ,
  • 大野 英男

113
1
開始ページ
27
終了ページ
32
記述言語
日本語
掲載種別
出版者・発行元
一般社団法人電子情報通信学会

不揮発性でありながら書き込み耐性の良いスピン注入型の磁気トンネル接合素子(STT-MTJ)を用いた4T2MTJのメモリセルによる1Mbの高速な混載用メモリを設計・試作した。スタンドバイ電流をなくし、動作電流を極力下げ、かつ高速なアクセス時間とサイクル時間を達成するために32bからなる細粒度パワーゲーティングを適用した。このセルは4個のNFETでその大きささが決まるために、従来のSRAMよりもセルサイズが小さくなるポテンシャルを持ち、実際スケーリングに基づきSTTMTJのスイッチング電流が小さくなることによって、NFETのチャンネル幅をスケーリングできるために25nm-45nm世代以降においてSRAMよりも小さいマクロを実現できる可能性を示した。

リンク情報
CiNii Articles
http://ci.nii.ac.jp/naid/110009768619
CiNii Books
http://ci.nii.ac.jp/ncid/AN10013276
ID情報
  • ISSN : 0913-5685
  • CiNii Articles ID : 110009768619
  • CiNii Books ID : AN10013276
  • identifiers.cinii_nr_id : 9000004429775

エクスポート
BibTeX RIS