KAWAGUCHI Hiroshi

J-GLOBAL         Last updated: Sep 13, 2019 at 02:40
 
Avatar
Name
KAWAGUCHI Hiroshi
Affiliation
Kobe University
Section
Graduate School of Science, Technology and Innovation Department of Science, Technology and Innovation
Job title
Professor

Awards & Honors

 
2018
A low power, VLSI object recognition processorusing Sparse FIND Feature for 60fps HDTV resolution video, 電子情報通信学会ELEX Best Paper Award, 電子情報通信学会
Winner: Matsukawa Go, Kodamda Taisuke, Nishizumi Yuri, Kajihara Koichi, Nakanishi Chikako, IZUMI Shintaro, KAWAGUCHI Hiroshi, Goto Toshio, Kato Takeo, YOSHIMOTO Masahiko
 
Sep 2017
A Layer-Block-Wise Pipeline For Memory And Bandwidth Reduction In Distributed Deep Learning, Best Student Paper Award, IEEE International Workshop on Machine Learning for Signal Processing (MLSP), Sep. 2017.
Winner: MORI Haruki, YOUKAWA Tetsuya, IZUMI Shintaro, YOSHIMOTO Masahiko, KAWAGUCHI Hiroshi, INOUE Atsuki
 
May 2016
プロセスばらつき耐性を有する低電圧動作STT-MRAM向けカウンターベース読出し回路, LSIとシステムのワークショップ2016 優秀ポスター賞(学生部門), 電子情報通信学会集積回路研究専門委員会
Winner: UMEKI Yohei, YANAGIDA Kouji, YOSHIMOTO Shusuke, IZUMI Shintaro, YOSHIMOTO Masahiko, KAWAGUCHI Hiroshi, TSUNODA Koji, SUGII Toshihiro
 
May 2014
38μAウェアラブル生体情報計測プロセッサ, 優秀ポスター賞, 電子情報通信学会集積回路研究専門委員会
Winner: 中井 陽三郎, IZUMI SHINTARO, 山下 顕, 中野 将尚, 藤井 貴英, 小西 恵大, KAWAGUCHI HIROSHI, 木村 啓明, 丸元 共治, 渕上 貴昭, 藤森 敬和, 中嶋 宏, 志賀 利一, YOSHIMOTO MASAHIKO
 
Jul 2008
発話推定を用いたインテリジェント認識システムの低消費電力化技術, STARCフォーラム/シンポジウム2008 学生ポスターセッション 優秀ポスター賞受賞, STARC
Winner: 野口 紘希, 川口 博
 

Published Papers

 
28-nm FD-SOI Dual-Port SRAM with MSB-Based Inversion Logic for Low-Power Deep Learning
MORI Haruki, Tetsuya Youkawa, MIYAUCHI Yuki, YAMADA Kazuki, IZUMI Shintaro, YOSHIMOTO Masahiko, KAWAGUCHI
IEEE International Conference on Electronics, Circuits, and Systems (ICECS)      Dec 2018   [Refereed]
Multimodal Cardiovascular Information Monitor Using Piezoelectric Transducers for Wearable Healthcare
OKANO Takaaki, IZUMI Shintaro, KATSUURA Takumi, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko
Journal of Signal Processing Systems   1-10   Dec 2018   [Refereed][Invited]
Adaptive Learning Rate Adjustment with Short-Term Pre-Training in Data-Parallel Deep Learning
YAMADA Kazuki, MORI Haruki, YOUKAWA Tetsuya, MIYAUCHI Yuki, IZUMI Shintaro, YOSHIMOTO Masahiko, KAWAGUCHI Hiroshi
IEEE Workshop on Signal Processing Systems 2018      Oct 2018   [Refereed]
This paper introduces a method to adaptively choose a learning rate (LR) with short-term pre-training (STPT). This is useful for quick model prototyping in data-parallel deep learning. For unknown models, it is necessary to tune numerous hyperpara...
Hardware Implementation of Autoregressive Model Estimation Using Burg’s Method for Low-Energy Spectral Analysis
NISHIKAWA Yuki, IZUMI Shintaro, YOSHIDA Seiya, YANO Yuji, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko
IEEE Workshop on Signal Processing Systems 2018      Oct 2018   [Refereed]
A 5-ms Error, 22-A Photoplethysmography Sensor Using Current Integration Circuit and Correlated Double Sampling
WATANABE Kento, IZUMI Shintaro, YANO Yuji, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko
the 40th International Engineering in Medicine and Biology Conference      Jul 2018   [Refereed]

Misc

 
超低消費電力貼り付け型心電・心拍SoC
IZUMI Shintaro, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko
応用物理   85(4) 301-305   Apr 2016   [Refereed][Invited]
マイクアレイネットワークを用いたホームネットワークサービス向けハンズフリー音声インタフェース
SODA Shimpei, NAKAMURA Masahide, MATSUMOTO Shinsuke, MATSUBARA Noriyuki, KUGATA Kouji, IZUMI Shintaro, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko
電子情報通信学会技術研究報告   Vol. 111, No. 481, pp.73-78    Mar 2012
マイクアレイネットワークを用いた宅内サービス実現可能性の検討
SODA Shimpei, MATSUMOTO Shinsuke, NAKAMURA Masahide, IZUMI Shintaro, KAWAGUCHI Hiroshi, YOSHIMOTO MASAHIKO
電子情報通信学会技術研究報告 CPSY2011-36   pp.61-66    Oct 2011
Block-Basis On-Line BIST Architecture for Embedded SRAM Using Wordline and Bitcell Voltage Optimal Control
M. Yoshikawa, S. Okumura, Y. Nakata, Y. Kagiyama, H. Kawaguchi, M. Yoshimoto
Proceedings of International Symposium on Quality Electronic Design (ISQED)   pp. 322- 325    Mar 2011   [Refereed]
Multiple-Bit- Upset Tolerant 8T SRAM Cell Layout with Divided Wordline Structure
S. Yoshimoto, T. Amashita, D. Kozuwa, T. Takata, M. Yoshimura, Y. Matsunaga, H. Yasuura, H. Kawaguchi, M. Yoshimoto
Proceedings of Silicon Errors in Logic - System Effects (SELSE)   pp. 106 -111    Mar 2011   [Refereed]

Conference Activities & Talks

 
光電式容積脈波法による脈拍測定の低消費電力化手法
WATANABE Kento, IZUMI Shintaro, YANO Yuji, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko
ヘルスケア・医療情報通信技術研究会(MICT)   Jan 2019   電子情報通信学会
ウェアラブルデバイスのための心拍変動モニタリングにおけるサンプリングレート低減手法
NISHIKAWA Yuki, IZUMI Shintaro, YANO Yuji, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko
第35回「センサ・マイクロマシンと応用システム」シンポジウム   Oct 2018   電気学会 センサ・マイクロマシン部門
ウェアラブルデバイスのための圧電素子を用いたマルチモーダルな心血管情報の計測
OKANO Takaaki, IZUMI Shintaro, KATSUURA Takumi, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko
第34回「センサ・マイクロマシンと応用システム」シンポジウム,01am2-PS-135,広島,2017年11月1日   Nov 2017   
消化管内への留置を目的とした飲み込み型デバイスの検討
NAKAMURA Ryota, IZUMI Shintaro, KAWAGUCHI Hiroshi, OHTA Hidetoshi, YOSHIMOTO Masahiko
第34回「センサ・マイクロマシンと応用システム」シンポジウム,31pm3-PS-46,広島,2017年10月31日   Oct 2017   
ノイズフィードバック技術を用いたウェアラブル向け容量結合型心電センサ
NAGASATO Yuki, IZUMI Shintaro, KAWAGUCHI Hiroshi, YOSHIMOTO Masahiko
IEICEソサイエティ大会, 2017年9月12-15日,東京   Sep 2017   

Patents

 
特許6024897 : 低電圧動作キャッシュメモリ
YOSHIMOTO MASAHIKO, KAWAGUCHI HIROSHI, 中田 洋平, 奥村 俊介, 鄭 晋旭
10-1569540 : 半導体メモリおよびプログラム(韓国)
YOSHIMOTO MASAHIKO, KAWAGUCHI HIROSHI, 藤原 英弘, 奥村 俊介
特許5499365 : メモリセルアレイを用いたIDチップ
YOSHIMOTO MASAHIKO, KAWAGUCHI HIROSHI, 奥村 俊介
特許5488920 : データ一括比較処理回路、データ一括比較処理方法およびデータ一括比較プログラム
YOSHIMOTO MASAHIKO, KAWAGUCHI HIROSHI, 奥村 俊介
特許5397843 : キャッシュメモリとそのモード切替方法
YOSHIMOTO MASAHIKO, KAWAGUCHI HIROSHI, 中田 洋平