Toshinori HOSOKAWA - My portal

Profile Information

Affiliation: Professer, College of Industrial Technology Department of Mathematical Information Engineering, Nihon University

J-GLOBAL ID: 200901033724474954
researchmap Member ID: 5000067907

External link: http://vlsicad03.su.cit.nihon-u.ac.jp/~web/

Research Interests

Research Areas

Informatics / Computer systems / Computer System Network
Manufacturing technology (mechanical, electrical/electronic, chemical engineering) / Electronic devices and equipment / Electronic Device/Electronic Equipment

Education

- 1987

Department of Electronics & Communication, Faculty of Engineering, Meiji University

Committee Memberships

Jan, 2009 - Present

ディペンダブルコンピューティング研究専門委員, 電子情報通信学会
Jan, 2017 - Dec, 2019

Chair of Steering Comittee, IEEE Workshop on RTL and High Level Testing
Apr, 2011 - Mar, 2015

情報処理学会論文誌TSLDM（Transactions on System LSIDesign Methogology）編集委員, 情報処理学会
Apr, 2011 - Mar, 2015

情報処理学会論文誌TSLDM（Transactions on System LSI,Design Methogology）編集委員, 情報処理学会
May, 2006 - May, 2010

電子情報通信学会和文論文誌D編集委員, 電子情報通信学会
Apr, 2005 - Mar, 2008

ディペンダブルコンピューティング研究会幹事, 電子情報通信学会

Awards

Nov, 2020

Best Paper Award (WRTLT'19), A Don’t Care Identification-Filling Co-Optimization Method for Low Capture Power Testing Using Partial MaxSAT, Workshop on RTL and High Level testing

Kenichiro Misawa, Toshinori Hosokawam Hiroshi Yamazaki, Masayoshi Yoshimura, and Masayuki Arai
Nov, 2015

Best Paper Award, A Scheduling Method for Hierarchical Testability Using Results of Test Environment Generation, IEEE

Jun Nishimaki, Toshinori Hosokawa, Hideo Fujiwara
Nov, 2015

Best Paper Award, A Scheduling Method for Hierarchical Testability Using Results of Test Environment Generation, IEEE

Jun Nishimaki, Toshinori Hosokawa, and Hideo Fujiwara

Major Papers

103

A Multiple Target Test Generation Method for Gate-Exhaustive Faults to Reduce the Number of Test Patterns Using Partial MaxSAT

Ryuki Asami, Toshinori Hosokawa, Masayoshi Yoshimura, and Masayuki Arai

Proceedings of 33rd IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems, 1.1 1-6, Oct 19, 2020 Peer-reviewedCorresponding author
A Low Capture Power Oriented X-Identification-Filling Co-Optimization Method

Toshinori HOSOKAWA, Kenichiro MISAWA, Hiroshi YAMAZAKI, Masayoshi YOSHIMURA, and Masayuki ARAI

Proceedings of 26th IEEE International Symposium on On-Line Testing and Robust System Design, 10.6 1-4, Jul 13, 2020 Peer-reviewedLead authorCorresponding author
A Test Sensitization State Compaction Method on Controller Augmentation

Yuki IKEGAYA, Toshinori HOSOKAWA, Yuta ISHIYAMA, and Hiroshi YAMAZAKI

Proceedings of 26th IEEE International Symposium on On-Line Testing and Robust System Design, 6.3 1-6, Jul 13, 2020 Peer-reviewedCorresponding author
Universal Testing for Linear Feed Forward/Feedback Shift Registers

Hideo Fujiwara, Katsuya Fujiwara, and Toshinori Hosokawa

IEICE Transactions on Information and Systems, Vol.E103-D(5) 1023-1030, May 1, 2020 Peer-reviewedLast authorCorresponding author

Misc.

A Test Plan Grouping Method to Shorten Test Length for RTL Data Paths under a Test Controller Area Constraint

Toshinori Hosokawa, Hiroshi Date, Masahide Miyazaki, Michiaki Muraoka, and Hideo Fujiwara

IEICE Transaction on Information and Systems, E56-D(12) 2674-2683-2683, Dec, 2003 Peer-reviewedLead author

Books and Other Publications

知識ベース知識の森

細川利典, 他多数 (Role: Joint author, 10群1編3章3-7-4) (Original Author(s): 細川利典,他多数)

電子情報通信学会, Jan 1, 2010
VLSI Logic Synthesis and Design

Edited by, R.W. DuttonToshinori, Hosokawa, eta (Role: Joint author) (Original Author(s): Edited by R.W. Dutton Toshinori Hosokawa, etal.)

IOS Press, Ohmsha, 1991

Presentations

194

論理圧縮を用いた機能修正回路による論理ロック手法

野口葉平・吉村正義(京都産大)・三浦怜・細川利典(日大)

電子情報通信学会VLSI設計技術研究会, Mar 3, 2023, 電子情報通信学会
擬似ブール最適化を用いた論理BISTにおけるテスト実行時間最小化のためのシード選択手法

三浦怜・細川利典(日大)・吉村正義(京都産大)

電子情報通信学会VLSI設計技術研究会, Mar 3, 2023, 電子情報通信学会
組込み自己テストのための複数ランダムパータンレジスタント遷移故障のシード生成法

徐雁レイ・三浦怜・○細川利典(日大)・吉村正義(京都産大)

電子情報通信学会ディペンダブルコンピューティング研究会, Feb 28, 2023, 電子情報通信学会
2パターン並列テストのためのコントローラの制御信号のドントケア割当て法

徐浩豊・細川利典(日大)・吉村正義(京都産大)・新井雅之(日大)

電子情報通信学会ディペンダブルコンピューティング研究会, Feb 28, 2023, 電子情報通信学会
故障診断分解能向上のための複数故障ペア識別パターン生成法

千田祐弥・細川利典(日大)・山崎浩二(明大)

電子情報通信学会ディペンダブルコンピューティング研究会, Feb 28, 2023, 電子情報通信学会
組込み自己テストにおける複数ランダムパターンレジスタント縮退故障のシード生成法

三浦怜・細川利典(日大)・吉村正義(京都産大)

電子情報通信学会ディペンダブルコンピューティング研究会（デザインガイア2022), Nov 29, 2022, 電子情報通信学会
RTL故障診断容易化設計に基づくテスト生成法

千田祐弥・細川利典(日大)・山崎浩二(明大)

電子情報通信学会ディペンダブルコンピューティング研究会（デザインガイア2022）, Nov 29, 2022, 電子情報通信学会
識別可能ハードウェア要素ペア数最大化のためのコントローラの制御信号のドントケア割当て法

大塚裕衣・千田祐弥・徐浩豊・細川利典(日大)・山崎浩二(明大)

電子情報通信学会ディペンダブルコンピューティング研究会（デザインガイア2022）, Nov 29, 2022, 電子情報通信学会
並列テストのためのコントローラの制御信号のドントケア割当てアルゴリズム

徐浩豊・細川利典(日大)・吉村正義(京都産大)・新井雅之(日大)

電子情報通信学会ディペンダブルコンピューティング研究会（HotSpa2022), Oct 12, 2022, 電子情報通信学会
フィールドテストのためのk連続状態遷移に基づく状態信号系列を用いたフィールドテスタビリティの評価

豊岡雄大・渡辺悠樹・細川利典(日大)・吉村正義(京都産大)

電子情報通信学会ディペンダブルコンピューティング研究会（SWoPP2022), Jul 27, 2022, 電子情報通信学会
ゲート網羅故障のテスト生成高速化のためのブロック分割手法

溝田桃菜・細川利典(日大)・吉村正義(京都産大)

電子情報通信学会ディペンダブルコンピューティング研究会（SWoPP2022), Jul 27, 2022, 電子情報通信学会
故障励起条件を用いた低消費電力指向テスト生成法の高速化

三浦怜・細川利典(日大)・吉村正義(京都産大)・新井雅之(日大)

電子情報通信学会ディペンダブルコンピューティング研究会(SWoPP2022), Jul 27, 2022, 電子情報通信学会
擬似ブール最適化を用いたFFR出力信号線遷移とWSAの相関に基づく低消費電力指向ドントケア割当て法

徐雁レイ・三浦怜・細川利典(日大)・吉村正義(京都産大)

電子情報通信学会ディペンダブルコンピューティング研究会(SWoPP2022), Jul 27, 2022, 電子情報通信学会
論理故障テスト並列化のための制御信号のドントケア割当て法

徐浩豊・細川利典・山崎紘史・新井雅之(日大)・吉村正義(京都産大)

ETNET2022, Mar 10, 2022, 電子情報通信学会、情報処理学会
故障活性化率に基づく診断分解能向上指向テスト生成法

千田祐弥・細川利典(日大)・山崎浩二(明大)

ETNET2022, Mar 10, 2022, 電子情報通信学会、情報処理学会
RTLにおけるSFLL-hdに基づいた論理暗号化手法

野口葉平・吉村正義(京都産大)・辻川敦也・細川利典(日大)

電子情報通信学会ディペンダブルコンピューティング研究会, Mar 1, 2022, 電子情報通信学会
無効状態を含んだコントローラの遷移故障検出率向上指向状態割当て法

飯塚恭平・細川利典・山崎紘史(日大)・吉村正義(京都産大)

電子情報通信学会ディペンダブルコンピューティング研究会, Mar 1, 2022, 電子情報通信学会
レジスタ転送レベル回路における故障診断容易化のためのコントローラの制御信号のドントケア割当て法の評価

土渕航平・徐浩豊・千田裕弥・細川利典(日大)・山崎浩二(明大)

電子情報通信学会ディペンダブルコンピューティング研究会, Mar 1, 2022, 電子情報通信学会
ニューラルネットワークと故障検出情報を用いたマルチサイクルキャプチャテストにおける論理故障に関する欠陥種類推定法

太田菜月・細川利典(日大)・山崎浩二(明大)・新井雅之・山内ゆかり(日大)

電子情報通信学会ディペンダブルコンピューティング研究会, Mar 1, 2022, 電子情報通信学会
モンテカルロ木探索を用いた低消費電力指向ドントケア割当て法

平間勇貴, 細川利典(日本大), 吉村正義(京産大)

第84回FTC研究会, Jan 28, 2022, FTC研究会

Teaching Experience

Professional Memberships

Research Projects

SoCのテスト容易化設計

株式会社ソシオネクスト, Oct, 2017 - Sep, 2019

細川利典、山崎紘史
高位設計からのLSIの非スキャンテスト容易化動作合成及びテスト生成に関する研究

科学技術研究補助金基盤(C), Grant-in-Aid for Scientific Research (C), 日本学術振興会, Apr, 2014 - Mar, 2017

細川利典

Social Activities

IEEE Workshop on RTL and High Level Testing (WRTLT) Steering Committee (2017-2019), Chair

Other

IEEE, Taiwan, China, India, Jan 1, 2017 - Dec 31, 2019
The 25th Asian Test Symposium, Organizing Committee, Tutorial Chair

Other

IEEE, Hiroshima, Japan, Aug 1, 2014 - Dec 31, 2016
IEEE Workshop on RTL and High Level Testing (WRTLT) Steering Committee (2014-2016), Vice-Chair

Other

IEEE, China, India, Japan, Jan 1, 2014 - Dec 31, 2016