羽生貴弘 (Takahiro Hanyu) - マイポータル

基本情報

所属: 東北大学電気通信研究所システム・ソフトウェア研究部門新概念VLSIシステム研究室教授

学位: 博士（工学）(1989年3月東北大学)

J-GLOBAL ID: 200901015971474624
researchmap会員ID: 1000004954

外部リンク: https://www.riec.tohoku.ac.jp/ja/organization/section4/vlsi/

研究キーワード

研究分野

受賞

2024年10月

ネクストジェネレーション部門賞, CMOS/スピントロニクス融合AI半導体設計技術, CEATEC AWARD2024

アイシン, 日本電気
2024年5月

優秀論文賞, MTJベース量子化ニューラルネットワークハードウェアの書込みエネルギーの緩和, 米国電気電子工学会コンピュータ協会

浅野健, 夏井雅典, 羽生貴弘
2018年5月

研究会優秀若手講演賞, "時系列特徴を用いたチップ内データ転送エラー訂正手法とその可能性", 電子情報通信学会集積回路研究会

加藤健太郎, 夏井雅典, 羽生貴弘
2015年4月

文部科学大臣表彰科学技術賞（研究部門）, "不揮発性ロジックインメモリ集積回路の研究", 文部科学省

羽生貴弘
2014年5月

Best Paper Award Finalist, "A Compact Soft-Error Tolerant Asynchronous TCAM Based on a Transistor/Magnetic-Tunnel-Junction Hybrid Dual-Rail Word Structure", IEEE ASYNC 2014

鬼沢直哉, 松永翔雲, 羽生貴弘
2012年9月

論文賞, "High-Density and Low-Power Nonvolatile Static Random Access Memory Using Spin-Transfer-Torque Magnetic Tunnel Junction", SSDM 2012

大澤隆, 伊賀文武, 池田正二, 羽生貴弘, 大野英男, 遠藤哲郎
2010年7月

Best Paper Award, "Accurate Asynchronous Network-on-Chip Simulation Based on a Delay-Aware Model", IEEE ISVLSI 2010

鬼沢直哉, 船崎智義, 羽生貴弘
2010年5月

優秀論文賞, "TMR ロジックに基づくルックアップテーブル回路とその瞬時復帰可能FPGA への応用", 電子情報通信学会

鈴木大輔, 夏井雅典, 羽生貴弘
2010年4月

市村学術賞貢献賞, "不揮発性ロジックインメモリ集積回路の開発", （財）新技術開発財団

羽生貴弘
2009年9月

優秀論文賞（JJAP論文賞）, "Standby-Power-Free Compact Ternary Content-Addressable Memory Cell Chip Using Magnetic Tunnel Junction Devices", 応用物理学会

松永翔雲, 樋山公之, 松本敦, 池田正二, 長谷川晴弘, 三浦勝也, 早川淳, 遠藤哲郎, 大野英男, 羽生貴弘
2007年1月

University LSI Design Contest Special Feature Award, "Implementation of a Standby-Power-Free CAM Based on Complementary Ferroelectric-Capacitor Logic", ASP-DAC 2007

松永翔雲, 羽生貴弘, 木村啓明, 中村孝, 高須秀視
2002年11月

優秀ポスター賞, "強誘電体デバイスを用いた低電力ロジックインメモリVLSIの構成", 2002年システムLSIワークショップ

亀山充隆, 羽生貴弘, 木村啓明, 藤森敬和, 中村孝, 高須秀視
2002年6月

審査員特別賞, 強誘電体デバイスを用いたシステムLSI構築技術, 2002年度(第９回)ＬＳＩデザイン・オブ・ザ・イヤー

亀山充隆, 羽生貴弘, 木村啓明, 藤森敬和, 中村孝, 高須秀視
2000年5月

坂井記念特別賞, "フローティングゲートMOSパストランジスタ論理に基づく多値ロジックインメモリVLSI", （社）情報処理学会

羽生貴弘
1988年5月

Distinctive Contribution Award, "Quaternary Gate Array for Pattern Matching and its Application to Knowledge Information Processing System", IEEE ISMVL

羽生貴弘, 亀山充隆, 樋口龍雄
1988年2月

丹羽記念賞, "４値論理に基づくnMOS画像処理プロセッサの構成と試作", 丹羽記念会

羽生貴弘, 亀山充隆, 樋口龍雄
1986年5月

Award for Excellence, "Implementation of Quaternary NMOS Integrated Circuits for Pipelined Image Processing", IEEE ISMVL

亀山充隆, 羽生貴弘, 江刺正喜, 樋口龍雄, 伊藤貴康

論文

559

Energy-Efficient p-bit-Based Fully-Connected Quantum-Inspired Simulated Annealer With Dual BRAM Architecture

Naoya Onizawa, Taiga Kubuta, Duckgyu Shin, Takahiro Hanyu

IEEE Access 14 5092-5103 2026年1月査読有り最終著者
A Nonvolatile IoT Sensor Node Based on Input-Data Driven Power-Gating Scheme and Its Emulation Using FPGA and Temperature Sensor

Daisuke Suzuki, Takahiro Hanyu

2025 IEEE 18th Int. Symp. Embedded Multicore/Many-core Systems-on-Chip (MCSoC) 570-573 2025年12月15日査読有り最終著者
Random Forest-Based Approximation for Quantized CNNs on Edge FPGAs

Yasuyuki Suzuki, Hiroshi Saito, Shogo Semba, Yoichi Tomioka, Takahiro Hanyu

2025 IEEE 18th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC) 653-660 2025年12月15日査読有り
Emerging trends in MTJ-based nonvolatile logic circuits toward a revolution in computer architecture

Masanori Natsui, Takahiro Hanyu

Japanese Journal of Applied Physics 64(12) 12SP18-1-12SP18-5 2025年12月1日査読有り最終著者
Design of a single-capacitor-based threshold-adjustable power management circuit for task-aware waste-minimized energy harvesting

Fangcen Zhong, Masanori Natsui, Takahiro Hanyu

IEICE Electronics Express 21(1) 1-6 2025年7月17日査読有り最終著者
Intelligent Power-Gating Technique with Quick Wake-Up/Sleep Functionality for Spintronics-Based Edge Computing Hardware

Fangcen Zhong, Masanori Natsui, Takahiro Hanyu

Proc. of IEEE 55th International Symposium on Multiple-Valued Logic (ISMVL) 10-14 2025年6月5日査読有り最終著者
Implementation of an MRAM-Based Edge AI Hardware with a Fine-Grained Power-Gating Technique

Tomohiro Yoneda, Yasuhiro Takako, Akira Tamakoshi, Masanori Natsui, Daisuke Suzuki, Takahiro Hanyu

Proc. of IEEE 55th International Symposium on Multiple-Valued Logic (ISMVL) 4-9 2025年6月5日査読有り最終著者
An FPGA-based rapid-prototyping platform for spintronics-based edge-computing hardware

Daisuke Suzuki, Tomohiro Yoneda, Yasuhiro Takako, Akira Tamakoshi, Masanori Natsui, Takahiro Hanyu

Proc. of IEEE 55th International Symposium on Multiple-Valued Logic (ISMVL) 70-73 2025年6月5日査読有り最終著者
A Study on Fault Prediction and Redundancy Control of Parallel SiC-MOSFETs

Naoki Takagi, Tetsuo Endoh, Yoshikazu Takahashi, Akira Tamakoshi, Takahiro Hanyu, Yoshitaka Iwaji

2025 37th International Symposium on Power Semiconductor Devices and ICs (ISPSD) 537-540 2025年6月1日査読有り
Design of a Low-Energy MTJ-Based Nonvolatile Register Based on a Differential Information Storing Scheme

T. Yoshida, M. Natsui, T. Hanyu

2025 IEEE International Symposium on Circuits and Systems (ISCAS) 2025年5月25日査読有り最終著者
Bit-Width-Aware Design Environment for Few-Shot Learning on Edge AI Hardware

R. Kanda, N. Onizawa, M. Leonardon, V. Gripon, T. Hanyu

2025 IEEE International Symposium on Circuits and Systems (ISCAS) 2025年5月25日査読有り最終著者
Design of an FPGA-based emulator for rapidly prototyping a nonvolatile system-on-a-chip

Daisuke Suzuki, Takahiro Hanyu

Japanese Journal of Applied Physics 64(4) 04SP06-04SP06 2025年4月1日査読有り最終著者
Design of an Intermittent-Computing-Oriented Nonvolatile Register With a Switching-Probability-Aware Store-and-Verify Scheme

Masanori Natsui, Takahiro Hanyu

IEEE Access 13 38104-38114 2025年3月7日査読有り最終著者
GPU-accelerated simulated annealing based on p-bits with real-world device-variability modeling

Naoya Onizawa, Takahiro Hanyu

Scientific Reports 15(1) 2025年2月19日
Reference-Load Sharing Scheme: An Area- and Energy-Efficient Nonvolatile Register Design Using MTJ Devices

Masanori Natsui, Tomoo Yoshida, Takahiro Hanyu

IEEE Journal on Exploratory Solid-State Computational Devices and Circuits 11 90-98 2025年査読有り最終著者
Design Method of an SoC Emulator with Nonvolatile FPGAs

Daisuke Suzuki, Takahiro Hanyu

Extended Abstract of 2024 International Conference on Solid State Devices and Materials (SSDM) 885-886 2024年9月査読有り最終著者
Design Environment of Quantization-Aware Edge AI Hardware for Few-Shot Learning

R. Kanda, N. Onizawa, M. Leonardon, V. Gripon, T. Hanyu

2024 IEEE 67th International Midwest Symposium on Circuits and Systems (MWSCAS) 928-931 2024年8月11日査読有り最終著者
Design of an Energy/Area-Aware MTJ-Based Nonvolatile Register with a Reference-Load Sharing Scheme

Tomoo Yoshida, Masanori Natsui, Takahiro Hanyu

2024 IEEE 67th International Midwest Symposium on Circuits and Systems (MWSCAS) 1257-1261 2024年8月11日査読有り最終著者
Error-Tolerance-Aware Write-Energy Reduction of MTJ-Based Quantized Neural Network Hardware

Ken ASANO, Masanori NATSUI, Takahiro HANYU

IEICE Transactions on Information and Systems E107.D(8) 958-965 2024年8月1日査読有り最終著者
Stochastic Simulated Quantum Annealing for Fast Solution of Combinatorial Optimization Problems

Naoya Onizawa, Ryoma Sasaki, Duckgyu Shin, Warren J. Gross, Takahiro Hanyu

IEEE Access 12 102050-102060 2024年7月31日査読有り最終著者

もっとみる

MISC

131

Nonvolatile field-programmable gate array using a standard-cell-based design flow

Daisuke Suzuki, Takahiro Hanyu

IEICE Transactions on Information and Systems E104D(8) 1111-1120 2021年
不揮発記憶機能が拓く新概念ロジックLSI設計技術とその将来展望

夏井雅典, 羽生貴弘

電子情報通信学会論文誌 C(Web) J104-C(6) 2021年
パワーゲーティング機能付き不揮発RISC-V CPUの基礎検討

坂本佳介, 夏井雅典, 羽生貴弘

電気関係学会東北支部連合大会講演論文集(CD-ROM) 2021 2021年
動作環境適応型パワーゲーティングスイッチ制御技術とその不揮発ロジックLSIへの応用

ZHONG Fangcen, ZHONG Fangcen, 夏井雅典, 羽生貴弘

電子情報通信学会技術研究報告(Web) 121(277(VLD2021 17-48)) 2021年
不揮発ロジックLSIのパワーゲーティングスイッチ制御技術に関する一検討

ZHONG Fangcen, 夏井雅典, 羽生貴弘

電子情報通信学会技術研究報告(Web) 120(234(VLD2020 11-38)) 2020年
非相補抵抗状態検出機能を有する高信頼MTJベース不揮発性フリップフロップの構成

山岸源征, 夏井雅典, 羽生貴弘

電気関係学会東北支部連合大会講演論文集(CD-ROM) 2019 2019年
省エネルギー二値化ニューラルネットワーク向けMTJベース積和演算回路の構成

千葉智貴, 夏井雅典, 羽生貴弘

電子情報通信学会技術研究報告 119(284(ICD2019 28-43)) 2019年
次世代IoT社会に向けた脳型LSI設計技術

夏井雅典, 羽生貴弘

電子情報通信学会大会講演論文集(CD-ROM) 2018 2018年
不揮発量子化ニューラルネットワーク構成に基づく小型・超低消費電力XNOR回路の構成

千葉智貴, 夏井雅典, 羽生貴弘

電気関係学会東北支部連合大会講演論文集(CD-ROM) 2018 2018年
時系列特徴を用いたチップ内データ転送エラー訂正手法とその可能性 (画像工学)

加藤健太郎, 夏井雅典, 羽生貴弘

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(277) 33-38 2017年11月6日
Special Section on Multiple-Valued Logic and VLSI Computing FOREWORD

Takahiro Hanyu

IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS E100D(8) 1555-1555 2017年8月
Spintronics Materials and Devices for Working Memory Technology FOREWORD

Hideo Ohno, Masafumi Yamamoto, Tetsuo Endoh, Yasuo Ando, Takahiro Hanyu, Kohei M. Itoh, Masaaki Tanaka, Seiji Mitani, Hitoshi Wakabayashi

JAPANESE JOURNAL OF APPLIED PHYSICS 56(8) 2017年8月
MTJ/MOSハイブリッド回路技術

羽生貴弘

応用物理学会誌 86(8) 662-665 2017年8月
ストカスティック演算に基づく省エネルギー脳型LSI設計技術

鬼沢直哉, 松宮一道, 羽生貴弘

IEICE Fundamental Review 11(1) 28-39 2017年7月
ストカスティック演算に基づく省エネルギー脳型LSI実現の展望

鬼沢直哉, 松宮一道, 羽生貴弘

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 202-207 2017年5月11日
ストカスティック演算に基づくFIRフィルタの振幅特性測定

鎌田裕成, 越田俊介, 鬼沢直哉, 阿部正英, 羽生貴弘, 川又政征

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 38-40 2017年5月11日
ストカスティック演算に基づくディジタルフィルタにおける周波数振幅特性の測定法に関する一検討 (制御研究会制御と信号処理の境界・融合領域,および制御・信号処理一般)

鎌田裕成, 越田俊介, 鬼沢直哉, 阿部正英, 羽生貴弘, 川又政征

電気学会研究会資料. CT 2017(19) 1-6 2017年3月13日
視覚的注意計算モデルのハードウェア実装に向けた基礎的考察

西野海斗, 鬼沢直哉, 松宮一道, 塩入論, 羽生貴弘

電気関係学会東北支部連合大会講演論文集(CD-ROM) 2017 2017年
不揮発マイコン向け高速・低電力アナログ・デジタル変換器の構成 : 参照電圧不要な高速・低電力逐次比較型AD変換器 (集積回路) -- (デザインガイア2016 : VLSI設計の新しい大地)

玉越晃, 夏井雅典, 羽生貴弘

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(334) 51-56 2016年11月29日
ストカスティック演算に基づくガンマトーンフィルタのハードウェア実現 (信号処理)

鬼沢直哉, 越田俊介, 坂本修一, 阿部正英, 川又政征, 羽生貴弘

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(95) 29-34 2016年6月16日

もっとみる

書籍等出版物

Introduction to Magnetic Random-Access Memory

Takahiro Hanyu, Tetsuo Endoh, Shoji Ikeda, Tadahiko Sugibayashi, Naoki Kasai, Daisuke Suzuki, Masanori Natsui, Hiroki Koike, Hideo Ohno (担当:共著, 範囲:Chapter 7: Beyond MRAM: Nonvolatile Logic-in-Memory VLSI)

Wiley-IEEE Press 2016年12月 (ISBN: 9781119009740)
Spintronics-based Computing

T. Hanyu (担当:共著, 範囲:Chapter 5: Challenge of Nonvolatile Logic LSI Using MTJ-Based Logic-in-Memory Architecture)

Springer 2015年 (ISBN: 9783319151793)
VLSI 2010 Annual Symposium: Selected Papers (Lecture Notes in Electrical Engineering)

N. Onizawa, F. Funazaki, A. Matsumoto, T. Hanyu (担当:共編者(共編著者), 範囲:2章全部)

Springer-Verlag 2011年9月7日 (ISBN: 9400714874)
半導体ストレージ2012

羽生貴弘, 池田正二, 杉林直彦, 笠井直紀, 遠藤哲郎, 大野英男 (担当:編者(編著者), 範囲:第3章ストレージ・クラス・メモリ（新型不揮発メモリ）「不揮発性ロジック：スピントロニクス素子を用いた待機電力ゼロのLSI技術を提案」)

日経BP社 2011年7月29日 (ISBN: 9784822265588)

講演・口頭発表等

153

Challenge of a CMOS/spintronics-hybrid logic design for edge AI hardware

Takahiro Hanyu

The 17th MRAM Global Innovation Forum 2025年12月11日招待有り
新概念VLSIコンピューティングが拓くエッジAI半導体への挑戦

羽生貴弘

みやぎ工業会特別講演会 2026年1月27日招待有り
不揮発ロジックが拓くエッジAIコンピューティングの展望

羽生貴弘

会津大学学際研究フォーラム 2024 2024年11月25日招待有り
差分情報記憶に基づく低エネルギー不揮発レジスタの構成

吉田知生, 夏井雅典, 羽生貴弘

電子情報通信学会集積回路研究会 2024年11月12日
ユニタリ重み表現ベース不揮発ニューラルネットワークのエラー耐性評価

夏井雅典, 羽生貴弘

2024年電子情報通信学会ソサイエティ大会 2024年9月13日
Few-Shot Learningに基づくエッジAIハードウェアの設計環境の構築に関する基礎的研究

神田凌輔, 鬼沢直哉, 羽生貴弘

2024年度電気関係学会東北支部連合大会 2024年8月29日
間欠的コンピューティングの実現に向けたMTJ ベース省エネルギー・コンパクト不揮発レジスタの構成

吉田知生, 夏井雅典, 羽生貴弘

電子情報通信学会集積回路研究会「LSIとシステムのワークショップ2024」 2024年5月9日
エッジAI応用向けMTJベース不揮発ハードウェアの挑戦

羽生貴弘

16th IEEE International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC-2023) 2023年12月19日招待有り
PYNQを用いたシミュレーテッド量子アニーリングの確率論的実装技術

口分田大芽, シントッキュ, 鬼沢直哉, 羽生貴弘

The 22nd International Conference on Field-Programmable Technology (FPT 2023), demo night 2023年12月12日
エッジAI応用向けスピントロニクスベース不揮発ハードウェアのインパクト

羽生貴弘, 鬼沢直哉, 鈴木大介, 夏井雅典

International Conference on Solid-State Materials and Devices (SSDM 2023) 2023年9月8日招待有り
高位合成を用いた不揮発AI アクセラレータの高効率設計に関する基礎的研究

渡邉颯音, 夏井雅典, 羽生貴弘

2023年度電気関係学会東北支部連合大会 2023年9月6日
不揮発性ロジックで拓くエッジAIハードウェアへの挑戦

羽生貴弘

DAシンポジウム 2023年9月1日招待有り
書込みエラー特性に基づくMTJベース不揮発レジタの制御部最適化に関する一検討

酒井楓, 夏井楓, 夏井雅典, 羽生雅典, 羽生貴弘

2022年度電子情報通信学会ICD/CAS学生・若手研究会 2022年12月18日
MTJ ベース量子化ニューラルネットワークハードウェアの書込みエネルギー削減手法に関する研究

浅野健, 夏井雅典, 羽生貴弘

2022年度電子情報通信学会ICD/CAS学生・若手研究会 2022年12月18日
大規模完全グラフ最適化問題解法向けStochastic Simulated Annealingアーキテクチャに関する一考察

口分田大芽, シントッキュ, 鬼沢直哉, 羽生貴弘

2022年度I電子情報通信学会CD/CAS学生・若手研究会 2022年12月18日
ストカスティック演算に基づく高速かつ大規模スピンアニーリングハードウェアのFPGA実装

シントッキュ, 鬼沢直哉, 羽生貴弘

電子情報通信学会ソサエティ大会 2022年9月7日
ビットエラー耐性を活用した省エネルギーニューラルネットワークの構成に関する基礎的考察

浅野健, 佐々木優里, 夏井雅典, 羽生貴弘

2022年度電気関係学会東北支部連合大会 2022年8月23日
大規模SC-SA法の高速求解向けFPGA実装と評価

口分田大芽, シントッキュ, 鬼沢直哉, 羽生貴弘

2022年度電気関係学会東北支部連合大会 2022年8月23日
Stochastic 演算に基づくQMC 法によるアニーリング処理の高速化

佐々木遼真, 鬼沢直哉, 羽生貴弘

2022年度電気関係学会東北支部連合大会 2022年8月23日
書込みエラー検出機能を有する高信頼不揮発レジスタの構成

酒井楓, 夏井雅典, 羽生貴弘

2022年度電気関係学会東北支部連合大会 2022年8月

もっとみる

所属学協会

2009年3月 - 現在

応用物理学会
1986年8月 - 現在

情報処理学会
1984年8月 - 現在

電子情報通信学会
米国電気電子工学会(The Institute of Electrical and Electronics Engineers)

共同研究・競争的資金等の研究課題

デバイスモデルベーストエレクトロニクス

科学研究費補助金 1986年1月 - 現在
不揮発性ロジックインメモリVLSI技術

科学研究費補助金 1986年1月 - 現在
多値集積システム

科学研究費補助金 1983年10月 - 現在
IoT応用向け高速かつ超低消費電力でダイ・ハードなロジックLSI基盤技術の開発

日本学術振興会科学研究費助成事業基盤研究(A) 2021年4月 - 2025年3月

羽生貴弘, 夏井雅典, 米田友洋, 今井雅
スピントロニクスベース高性能・省電力・高信頼IoTセンサノードの基盤研究開発

日本学術振興会科学研究費助成事業基盤研究(B) 2021年4月 - 2025年3月

夏井雅典, 羽生貴弘
確率的デバイスモデルに基づく量子モンテカルロ計算ハードウェアプラットフォーム構築

日本学術振興会科学研究費助成事業基盤研究(B) 2021年4月 - 2025年3月

鬼沢直哉, 羽生貴弘
確率的デバイスモデルに基づく量子モンテカルロ計算ハードウェアプラットフォーム構築

日本学術振興会科学研究費助成事業基盤研究(B) 2021年4月 - 2025年3月

鬼沢直哉, 羽生貴弘
スピントロニクスベース高性能・省電力・高信頼IoTセンサノードの基盤研究開発

日本学術振興会科学研究費助成事業基盤研究(B) 2021年4月 - 2025年3月

夏井雅典, 羽生貴弘
CMOS/スピントロニクス融合技術によるAI処理半導体の設計効率化と実証、及び、その応用技術に関する研究開発

国立研究開発法人新エネルギー・産業技術総合開発機構省エネAI半導体及びシステムに関する技術開発事業委託 2022年10月 - 2025年3月
スピンエッジコンピューティングハードウェア基盤

科学技術振興機構戦略的創造研究推進事業委託 2019年10月 - 2025年3月
脳型コンピューティング向けダーク・シリコンロジックLSIの基盤技術開発

日本学術振興会科学研究費助成事業基盤研究(S) 2016年5月 - 2021年3月

羽生貴弘, 夏井雅典, 米田友洋, 今井雅, 池田正二, 鬼沢直哉, 村口正和
高速シリアル通信機構の超低消費電力化に関する研究

日本学術振興会科学研究費助成事業基盤研究(A) 2015年4月 - 2018年3月

米田友洋, 羽生貴弘, 今井雅, 吉瀬謙二, 齋藤寛
脳型コンピューティング向けダーク・シリコンロジックLSIの基盤技術開発

日本学術振興会科学研究費助成事業基盤研究(A) 2016年4月 - 2017年3月

羽生貴弘, 米田友洋, 今井雅, 鬼沢直哉
不揮発性素子を用いたＰＶＴバラつきフリーＶＬＳＩシステムの基盤研究

日本学術振興会科学研究費助成事業基盤研究(B) 2010年4月 - 2014年3月

羽生貴弘, 夏井雅典
多値双方向同時データ転送技術に基づく高速LDPCデコーダVLSIの開発

日本学術振興会科学研究費助成事業基盤研究(B) 2006年 - 2008年

羽生貴弘, 望月明, 松本敦, 夏井雅典
不揮発性デバイスに基づくクイックオンVLSIシステムの構成

日本学術振興会科学研究費助成事業萌芽研究 2006年 - 2007年

羽生貴弘, 松本敦, 望月明
双方向電流モード多値回路技術に基づく超高速非同期データ転送VLSIの開発

日本学術振興会科学研究費助成事業基盤研究(C) 2003年 - 2005年

羽生貴弘, 望月明
転送ボトルネックフリー多値ロジックインメモリVLSIの開発と応用

日本学術振興会科学研究費助成事業基盤研究(B) 2001年 - 2004年

羽生貴弘, 亀山充隆, 望月明, 木村啓明
多値技術に基づく高速データ転送とそのマルチメディアVLSIプロセッサへの応用

日本学術振興会科学研究費助成事業基盤研究(C) 2002年 - 2002年

羽生貴弘, 米田友洋, 川人祥二, 亀山充隆
低電力性・高信頼性を有する高性能電流モード多値VLSIシステムの実現

日本学術振興会科学研究費助成事業基盤研究(C) 2000年 - 2002年

羽生貴弘

もっとみる

産業財産権

特許第7789427号(P7789427) 不揮発集積回路

夏井雅典, 吉田知生, 羽生貴弘
特許第7756993号(P7756993) 不揮発集積回路

夏井雅典, 吉田知生, 羽生貴弘
特開2006-246394 完全二重非同期通信システム

羽生貴弘, 高橋知宏
特開2005-235307 磁気抵抗効果素子を用いたロジックインメモリ回路

羽生貴弘, 木村啓明
特開2004-264896 論理演算回路，論理演算装置および論理演算方法

亀山充隆, 羽生貴弘, 木村啓明, 藤森敬和, 中村孝, 高須秀視
W02003/065583 論理演算回路および論理演算方法

亀山充隆, 羽生貴弘, 木村啓明, 藤森敬和, 中村孝, 高須秀視
W02003/065582 論理演算回路および論理演算方法

亀山充隆, 羽生貴弘, 木村啓明, 藤森敬和, 中村孝, 高須秀視
5,930,161 Nonvolatile Content Addressable Memory
5,808,929 Nonvolatile Content Addressable Memory

社会貢献活動

スピントロニクス技術を用いた不揮発性集積回路の試作に成功－磁石と半導体を組み合わせて待機電力をゼロにする新しい集積回路－

その他

2008年8月21日

その他

高機能・超低消費電力スピンデバイス・ストレージ基盤技術の開発

2007年12月 - 2007年12月

スピンを操る技術をもとに，産学連携で研究開発を推進し，メモリ・ロジック回路，ストレージ等の高機能・超低消費電力コンピューティングのための基盤技術を開発する
多値2値融合・非同期データ転送に基づく高速・低電力LDPCデコーダLSIの開発

2007年7月 - 2007年7月

多値2値融合・非同期データ転送に基づく高速・低電力LDPCデコーダLSIの開発
TMRロジックに基づく動的再構成可能回路技術に関する研究

2004年4月 - 2004年4月

TMRロジックに基づく動的再構成可能回路技術に関する研究
不揮発性ロジックに基づく瞬時再構成可能VLSIの開発

2004年4月 - 2004年4月

不揮発性ロジックに基づく瞬時再構成可能VLSIの開発

羽生貴弘

基本情報

研究キーワード

研究分野

受賞

論文

MISC

書籍等出版物

講演・口頭発表等

所属学協会

共同研究・競争的資金等の研究課題

産業財産権

社会貢献活動

その他

メニュー

共著者の一覧