羽生貴弘 (Takahiro Hanyu) - マイポータル

基本情報

所属: 東北大学電気通信研究所システム・ソフトウェア研究部門新概念VLSIシステム研究室教授

学位: 博士（工学）(1989年3月東北大学)

J-GLOBAL ID: 200901015971474624
researchmap会員ID: 1000004954

外部リンク: https://www.riec.tohoku.ac.jp/ja/organization/section4/vlsi/

研究キーワード

研究分野

受賞

2018年5月

研究会優秀若手講演賞, "時系列特徴を用いたチップ内データ転送エラー訂正手法とその可能性", 電子情報通信学会集積回路研究会

加藤健太郎, 夏井雅典, 羽生貴弘
2015年4月

文部科学大臣表彰科学技術賞（研究部門）, "不揮発性ロジックインメモリ集積回路の研究", 文部科学省

羽生貴弘
2014年5月

Best Paper Award Finalist, "A Compact Soft-Error Tolerant Asynchronous TCAM Based on a Transistor/Magnetic-Tunnel-Junction Hybrid Dual-Rail Word Structure", IEEE ASYNC 2014

鬼沢直哉, 松永翔雲, 羽生貴弘
2012年9月

論文賞, "High-Density and Low-Power Nonvolatile Static Random Access Memory Using Spin-Transfer-Torque Magnetic Tunnel Junction", SSDM 2012

大澤隆, 伊賀文武, 池田正二, 羽生貴弘, 大野英男, 遠藤哲郎
2010年7月

Best Paper Award, "Accurate Asynchronous Network-on-Chip Simulation Based on a Delay-Aware Model", IEEE ISVLSI 2010

鬼沢直哉, 船崎智義, 羽生貴弘
2010年5月

優秀論文賞, "TMR ロジックに基づくルックアップテーブル回路とその瞬時復帰可能FPGA への応用", 電子情報通信学会

鈴木大輔, 夏井雅典, 羽生貴弘
2010年4月

市村学術賞貢献賞, "不揮発性ロジックインメモリ集積回路の開発", （財）新技術開発財団

羽生貴弘
2009年9月

優秀論文賞（JJAP論文賞）, "Standby-Power-Free Compact Ternary Content-Addressable Memory Cell Chip Using Magnetic Tunnel Junction Devices", 応用物理学会

松永翔雲, 樋山公之, 松本敦, 池田正二, 長谷川晴弘, 三浦勝也, 早川淳, 遠藤哲郎, 大野英男, 羽生貴弘
2007年1月

University LSI Design Contest Special Feature Award, "Implementation of a Standby-Power-Free CAM Based on Complementary Ferroelectric-Capacitor Logic", ASP-DAC 2007

松永翔雲, 羽生貴弘, 木村啓明, 中村孝, 高須秀視
2002年11月

優秀ポスター賞, "強誘電体デバイスを用いた低電力ロジックインメモリVLSIの構成", 2002年システムLSIワークショップ

亀山充隆, 羽生貴弘, 木村啓明, 藤森敬和, 中村孝, 高須秀視
2002年6月

審査員特別賞, 強誘電体デバイスを用いたシステムLSI構築技術, 2002年度(第９回)ＬＳＩデザイン・オブ・ザ・イヤー

亀山充隆, 羽生貴弘, 木村啓明, 藤森敬和, 中村孝, 高須秀視
2000年5月

坂井記念特別賞, "フローティングゲートMOSパストランジスタ論理に基づく多値ロジックインメモリVLSI", （社）情報処理学会

羽生貴弘
1988年5月

Distinctive Contribution Award, "Quaternary Gate Array for Pattern Matching and its Application to Knowledge Information Processing System", IEEE ISMVL

羽生貴弘, 亀山充隆, 樋口龍雄
1988年2月

丹羽記念賞, "４値論理に基づくnMOS画像処理プロセッサの構成と試作", 丹羽記念会

羽生貴弘, 亀山充隆, 樋口龍雄
1986年5月

Award for Excellence, "Implementation of Quaternary NMOS Integrated Circuits for Pipelined Image Processing", IEEE ISMVL

亀山充隆, 羽生貴弘, 江刺正喜, 樋口龍雄, 伊藤貴康

論文

524

Enhanced convergence in p-bit based simulated annealing with partial deactivation for large-scale combinatorial optimization problems

Naoya Onizawa, Takahiro Hanyu

Scientific Reports 14(1) 2024年1月16日
Stochastic Implementation of Simulated Quantum Annealing on PYNQ

Taiga Kubuta, Duckgyu Shin, Naoya Onizawa, Takahiro Hanyu

2023 International Conference on Field Programmable Technology (ICFPT) 2023年12月12日
Improving Stochastic Quantum-Like Annealing Based on Rerandomization

Ryoma Sasaki, Duckgyu Shin, Naoya Onizawa, Takahiro Hanyu

2023 30th IEEE International Conference on Electronics, Circuits and Systems (ICECS) 2023年12月4日
Design of a nonvolatile-register-embedded RISC-V CPU with software-controlled data-retention and hardware-acceleration functions

Masanori Natsui, Keisuke Sakamoto, Takahiro Hanyu

Memories - Materials, Devices, Circuits and Systems 4 100035-100035 2023年7月
Local Energy Distribution Based Hyperparameter Determination for Stochastic Simulated Annealing

Naoya Onizawa, Kyo Kuroki, Duckgyu Shin, Takahiro Hanyu

IEEE Open Journal of Signal Processing 1-11 2023年
Self-Adaptive Gate Control for Efficient Escape from Local Minimum Energy on Invertible Logic

Naoya Onizawa, Koji Yano, Seiichi Shin, Hiroyuki Fujita, Takahiro Hanyu

IEEE Access 11 1-1 2023年
Memory-Efficient FPGA Implementation of Stochastic Simulated Annealing

Duckgyu Shin, Naoya Onizawa, Warren J. Gross, Takahiro Hanyu

IEEE Journal on Emerging and Selected Topics in Circuits and Systems 13(1) 1-1 2023年
Fast Solving Complete 2000-Node Optimization Using Stochastic-Computing Simulated Annealing

Kota Katsuki, Duckgyu Shin, Naoya Onizawa, Takahiro Hanyu

2022 29th IEEE International Conference on Electronics, Circuits and Systems (ICECS) 2022年10月24日
Dynamic activation of power-gating-switch configuration for highly reliable nonvolatile large-scale integrated circuits

Fangcen Zhong, Masanori Natsui, Takahiro Hanyu

JAPANESE JOURNAL OF APPLIED PHYSICS 61(SC) 2022年5月
CMOS Invertible Logic: Bidirectional operation based on the probabilistic device model and stochastic computing

Naoya Onizawa, Takahiro Hanyu

IEEE Nanotechnology Magazine 16(1) 33-46 2022年2月
Fast-Converging Simulated Annealing for Ising Models Based on Integral Stochastic Computing

Naoya Onizawa, Kota Katsuki, Duckgyu Shin, Warren J. Gross, Takahiro Hanyu

IEEE Transactions on Neural Networks and Learning Systems 1-7 2022年
Scalable Hardware Architecture for Invertible Logic with Sparse Hamiltonian Matrices

Naoya Onizawa, Akira Tamakoshi, Takahiro Hanyu

2021 IEEE Workshop on Signal Processing Systems (SiPS) 2021年10月
High Convergence Rates of CMOS Invertible Logic Circuits Based on Many-Body Hamiltonians

Naoya Onizawa, Takahiro Hanyu

2021 IEEE International Symposium on Circuits and Systems (ISCAS) 2021年5月
Design of a highly reliable nonvolatile flip-flop incorporating a common-mode write error detection capability

Masanori Natsui, Gensei Yamagishi, Takahiro Hanyu

Japanese Journal of Applied Physics 60(SB) SBBB02-SBBB02 2021年5月1日
Dual-Port SOT-MRAM Achieving 90-MHz Read and 60-MHz Write Operations under Field-Assistance-Free Condition

Masanori Natsui, Akira Tamakoshi, Hiroaki Honjo, Toshinari Watanabe, Takashi Nasuno, Chaoliang Zhang, Takaho Tanigawa, Hirofumi Inoue, Masaaki Niwa, Toru Yoshiduka …

IEEE Journal of Solid-State Circuits 56(4) 1116-1128 2021年4月
Hardware Acceleration of Large-Scale CMOS Invertible Logic Based on Sparse Hamiltonian Matrices

Naoya Onizawa, Akira Tamakoshi, Takahiro Hanyu

IEEE Open Journal of Circuits and Systems 2 782-791 2021年
Sparse Random Signals for Fast Convergence on Invertible Logic

Naoya Onizawa, Makoto Kato, Hitoshi Yamagata, Koji Yano, Seiichi Shin, Hiroyuki Fujita, Takahiro Hanyu

IEEE Access 9 62890-62898 2021年
Multi-Context TCAM-Based Selective Computing: Design Space Exploration for a Low-Power NN

Ren Arakawa, Naoya Onizawa, Jean-Philippe Diguet, Takahiro Hanyu

IEEE Transactions on Circuits and Systems I: Regular Papers 68(1) 67-76 2021年1月
Memristive Computational Memory Using Memristor Overwrite Logic (MOL)

Khaled Alhaj Ali, Mostafa Rizk, Amer Baghdadi, Jean-Philippe Diguet, Jalal Jomaah, Naoya Onizawa, Takahiro Hanyu

IEEE Transactions on Very Large Scale Integration (VLSI) Systems 28(11) 2370-2382 2020年11月
High-Throughput/Low-Energy MTJ-Based True Random Number Generator Using a Multi-Voltage/Current Converter

Naoya Onizawa, Shogo Mukaida, Akira Tamakoshi, Hitoshi Yamagata, Hiroyuki Fujita, Takahiro Hanyu

IEEE Transactions on Very Large Scale Integration (VLSI) Systems 28(10) 2171-2181 2020年10月

もっとみる

MISC

129

不揮発記憶機能が拓く新概念ロジックLSI設計技術とその将来展望

夏井雅典, 羽生貴弘

電子情報通信学会論文誌 C(Web) J104-C(6) 2021年
パワーゲーティング機能付き不揮発RISC-V CPUの基礎検討

坂本佳介, 夏井雅典, 羽生貴弘

電気関係学会東北支部連合大会講演論文集(CD-ROM) 2021 2021年
動作環境適応型パワーゲーティングスイッチ制御技術とその不揮発ロジックLSIへの応用

ZHONG Fangcen, ZHONG Fangcen, 夏井雅典, 羽生貴弘

電子情報通信学会技術研究報告(Web) 121(277(VLD2021 17-48)) 2021年
不揮発ロジックLSIのパワーゲーティングスイッチ制御技術に関する一検討

ZHONG Fangcen, 夏井雅典, 羽生貴弘

電子情報通信学会技術研究報告(Web) 120(234(VLD2020 11-38)) 2020年
非相補抵抗状態検出機能を有する高信頼MTJベース不揮発性フリップフロップの構成

山岸源征, 夏井雅典, 羽生貴弘

電気関係学会東北支部連合大会講演論文集(CD-ROM) 2019 2019年
省エネルギー二値化ニューラルネットワーク向けMTJベース積和演算回路の構成

千葉智貴, 夏井雅典, 羽生貴弘

電子情報通信学会技術研究報告 119(284(ICD2019 28-43)) 2019年
次世代IoT社会に向けた脳型LSI設計技術

夏井雅典, 羽生貴弘

電子情報通信学会大会講演論文集(CD-ROM) 2018 2018年
不揮発量子化ニューラルネットワーク構成に基づく小型・超低消費電力XNOR回路の構成

千葉智貴, 夏井雅典, 羽生貴弘

電気関係学会東北支部連合大会講演論文集(CD-ROM) 2018 2018年
時系列特徴を用いたチップ内データ転送エラー訂正手法とその可能性 (画像工学)

加藤健太郎, 夏井雅典, 羽生貴弘

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 117(277) 33-38 2017年11月6日
Special Section on Multiple-Valued Logic and VLSI Computing FOREWORD

Takahiro Hanyu

IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS E100D(8) 1555-1555 2017年8月
Spintronics Materials and Devices for Working Memory Technology FOREWORD

Hideo Ohno, Masafumi Yamamoto, Tetsuo Endoh, Yasuo Ando, Takahiro Hanyu, Kohei M. Itoh, Masaaki Tanaka, Seiji Mitani, Hitoshi Wakabayashi

JAPANESE JOURNAL OF APPLIED PHYSICS 56(8) 2017年8月
MTJ/MOSハイブリッド回路技術

羽生貴弘

応用物理学会誌 86(8) 662-665 2017年8月
ストカスティック演算に基づく省エネルギー脳型LSI設計技術

鬼沢直哉, 松宮一道, 羽生貴弘

IEICE Fundamental Review 11(1) 28-39 2017年7月
ストカスティック演算に基づく省エネルギー脳型LSI実現の展望

鬼沢直哉, 松宮一道, 羽生貴弘

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 202-207 2017年5月11日
ストカスティック演算に基づくFIRフィルタの振幅特性測定

鎌田裕成, 越田俊介, 鬼沢直哉, 阿部正英, 羽生貴弘, 川又政征

回路とシステムワークショップ論文集 Workshop on Circuits and Systems 30 38-40 2017年5月11日
ストカスティック演算に基づくディジタルフィルタにおける周波数振幅特性の測定法に関する一検討 (制御研究会制御と信号処理の境界・融合領域,および制御・信号処理一般)

鎌田裕成, 越田俊介, 鬼沢直哉, 阿部正英, 羽生貴弘, 川又政征

電気学会研究会資料. CT 2017(19) 1-6 2017年3月13日
視覚的注意計算モデルのハードウェア実装に向けた基礎的考察

西野海斗, 鬼沢直哉, 松宮一道, 塩入論, 羽生貴弘

電気関係学会東北支部連合大会講演論文集(CD-ROM) 2017 2017年
不揮発マイコン向け高速・低電力アナログ・デジタル変換器の構成 : 参照電圧不要な高速・低電力逐次比較型AD変換器 (集積回路) -- (デザインガイア2016 : VLSI設計の新しい大地)

玉越晃, 夏井雅典, 羽生貴弘

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(334) 51-56 2016年11月29日
ストカスティック演算に基づくガンマトーンフィルタのハードウェア実現 (信号処理)

鬼沢直哉, 越田俊介, 坂本修一, 阿部正英, 川又政征, 羽生貴弘

電子情報通信学会技術研究報告 = IEICE technical report : 信学技報 116(95) 29-34 2016年6月16日
C-12-34 Self-Terminated機構に基づくMTJ書込み回路とその乱数生成器への応用(C-12.集積回路,一般セッション)

鈴木大輔, 羽生貴弘

電子情報通信学会総合大会講演論文集 2016(2) 107-107 2016年3月1日

もっとみる

書籍等出版物

Introduction to Magnetic Random-Access Memory

Takahiro Hanyu, Tetsuo Endoh, Shoji Ikeda, Tadahiko Sugibayashi, Naoki Kasai, Daisuke Suzuki, Masanori Natsui, Hiroki Koike, Hideo Ohno (担当:共著, 範囲:Chapter 7: Beyond MRAM: Nonvolatile Logic-in-Memory VLSI)

Wiley-IEEE Press 2016年12月 (ISBN: 9781119009740)
Spintronics-based Computing

T. Hanyu (担当:共著, 範囲:Chapter 5: Challenge of Nonvolatile Logic LSI Using MTJ-Based Logic-in-Memory Architecture)

Springer 2015年 (ISBN: 9783319151793)
VLSI 2010 Annual Symposium: Selected Papers (Lecture Notes in Electrical Engineering)

N. Onizawa, F. Funazaki, A. Matsumoto, T. Hanyu (担当:共編者(共編著者), 範囲:2章全部)

Springer-Verlag 2011年9月7日 (ISBN: 9400714874)
半導体ストレージ2012

羽生貴弘, 池田正二, 杉林直彦, 笠井直紀, 遠藤哲郎, 大野英男 (担当:編者(編著者), 範囲:第3章ストレージ・クラス・メモリ（新型不揮発メモリ）「不揮発性ロジック：スピントロニクス素子を用いた待機電力ゼロのLSI技術を提案」)

日経BP社 2011年7月29日 (ISBN: 9784822265588)

講演・口頭発表等

不揮発FPGAを用いた脳型情報処理アクセラレータの構成

鈴木大輔, 羽生貴弘

信学会第２種研究会「多値論理とその応用」 2018年1月6日
脳型計算に基づく非シグネチャ不正侵入検出手法

須田拓樹, 夏井雅典, 羽生貴弘

信学会第２種研究会「多値論理とその応用」 2018年1月6日
複数個の電圧電流変換特性を用いた低電力MTJベース真性乱数生成器の設計

向田渉吾, 鬼沢直哉, 羽生貴弘

信学会第２種研究会「多値論理とその応用」 2018年1月6日
Contextual Cueing Model に基づく実時間画像認識プリプロセッサの検討

西野海斗, 鬼沢直哉, 袁正雄, 松宮一道, 塩入諭, 羽生貴弘

信学会第２種研究会「多値論理とその応用」 2018年1月6日
時系列特徴を用いたチップ内データ転送エラー訂正手法とその可能性

加藤健太郎, 夏井雅典, 羽生貴弘

デザインガイア2017 2017年11月6日
時系列特徴を用いた脳型計算ベース車載ネットワークセキュリティ技術

夏井雅典, 須田拓樹, 羽生貴弘

第40回多値論理フォーラム 2017年9月16日
MTJベース多機能Lookup Table 回路の設計

鈴木大輔, 羽生貴弘

第40回多値論理フォーラム 2017年9月16日
ストカスティック演算に基づく省面積・省エネルギー脳型LSI実現

鬼沢直哉, 松宮一道, 羽生貴弘

IEICEソサイエティ大会 2017年9月12日
視覚的注意計算モデルのハードウェア実装に向けた基礎的考察

西野海斗, 鬼沢直哉, 松宮一道, 塩入諭, 羽生貴弘

平成29年度電気関係学会東北支部連合大会 2017年8月24日
脳型計算に基づく車載ネットワークの不正侵入検出法

須田拓樹, 夏井雅典, 羽生貴弘

平成29年度電気関係学会東北支部連合大会 2017年8月24日
ストカスティック演算に基づく省エネルギー脳型LSI実現の展望

鬼沢直哉, 松宮一道, 羽生貴弘

第30回回路とシステムのワークショップ 2017年5月11日
ストカスティック演算に基づくFIRフィルタの振幅特性測定

鎌田裕成, 越田俊介, 鬼沢直哉, 阿部正英, 羽生貴弘, 川又政征

第30回回路とシステムのワークショップ 2017年5月11日
Technologies to automatically design environments for low energy consumption and highly functional VLSI processors based on non-volatile memory

Takahiro Hanyu

3rd CIES Technology Forum 2017年3月22日
不揮発FPGAを用いた脳型情報処理アクセラレータ

鈴木大輔, 羽生貴弘

2017電子情報通信学会総合大会 2017年3月22日
ストカスティック演算に基づくディジタルフィルタにおける周波数振幅特性の測定法に関する一検討

鎌田裕成, 越田俊介, 鬼沢直哉, 阿部正英, 羽生貴弘, 川又政征

電気学会制御研究会 2017年3月13日
Challenge of a Nonvolatile FPGA for a Brainware LSI Platform

Daisuke Suzuki, Takahiro Hanyu

The 4th International Symposium on Brainware LSI 2017年2月22日
Brain-Inspired Computing for Error-Resilient VLSI System

Masanori Natsui, Takahiro Hanyu

The 4th International Symposium on Brainware LSI 2017年2月22日
Stochastic Computation for Deep Neural Networks

Naoya Onizawa, Takahiro Hanyu

The 4th International Symposium on Brainware LSI 2017年2月22日
不揮発マイコン向け高速・低電力アナログ/ディジタル変換器の構成

玉越晃, 夏井雅典, 羽生貴弘

デザインガイア2016 2016年11月28日
ストカスティック演算に基づく省エネルギーガンマトーンフィルタのハードウェア実現

鬼沢直哉, 越田俊介, 坂本修一, 阿部正英, 川又政征, 羽生貴弘

第３１回信号処理シンポジウム 2016年11月8日

もっとみる

所属学協会

2009年3月 - 現在

応用物理学会
1986年8月 - 現在

情報処理学会
1984年8月 - 現在

電子情報通信学会
米国電気電子工学会(The Institute of Electrical and Electronics Engineers)

共同研究・競争的資金等の研究課題

デバイスモデルベーストエレクトロニクス

科学研究費補助金 1986年1月 - 現在
不揮発性ロジックインメモリVLSI技術

科学研究費補助金 1986年1月 - 現在
多値集積システム

科学研究費補助金 1983年10月 - 現在
IoT応用向け高速かつ超低消費電力でダイ・ハードなロジックLSI基盤技術の開発

日本学術振興会科学研究費助成事業基盤研究(A) 2021年4月 - 2025年3月

羽生貴弘, 夏井雅典, 米田友洋, 今井雅
確率的デバイスモデルに基づく量子モンテカルロ計算ハードウェアプラットフォーム構築

日本学術振興会科学研究費助成事業基盤研究(B) 2021年4月 - 2025年3月

鬼沢直哉, 羽生貴弘
スピントロニクスベース高性能・省電力・高信頼IoTセンサノードの基盤研究開発

日本学術振興会科学研究費助成事業基盤研究(B) 2021年4月 - 2025年3月

夏井雅典, 羽生貴弘
脳型コンピューティング向けダーク・シリコンロジックLSIの基盤技術開発

日本学術振興会科学研究費助成事業基盤研究(S) 2016年5月 - 2021年3月

羽生貴弘, 夏井雅典, 米田友洋, 今井雅, 池田正二, 鬼沢直哉, 村口正和
高速シリアル通信機構の超低消費電力化に関する研究

日本学術振興会科学研究費助成事業基盤研究(A) 2015年4月 - 2018年3月

米田友洋, 羽生貴弘, 今井雅, 吉瀬謙二, 齋藤寛
脳型コンピューティング向けダーク・シリコンロジックLSIの基盤技術開発

日本学術振興会科学研究費助成事業基盤研究(A) 2016年4月 - 2017年3月

羽生貴弘, 米田友洋, 今井雅, 鬼沢直哉
不揮発性素子を用いたＰＶＴバラつきフリーＶＬＳＩシステムの基盤研究

日本学術振興会科学研究費助成事業基盤研究(B) 2010年4月 - 2014年3月

羽生貴弘, 夏井雅典
多値双方向同時データ転送技術に基づく高速LDPCデコーダVLSIの開発

日本学術振興会科学研究費助成事業基盤研究(B) 2006年 - 2008年

羽生貴弘, 望月明, 松本敦, 夏井雅典
不揮発性デバイスに基づくクイックオンVLSIシステムの構成

日本学術振興会科学研究費助成事業萌芽研究 2006年 - 2007年

羽生貴弘, 松本敦, 望月明
双方向電流モード多値回路技術に基づく超高速非同期データ転送VLSIの開発

日本学術振興会科学研究費助成事業基盤研究(C) 2003年 - 2005年

羽生貴弘, 望月明
転送ボトルネックフリー多値ロジックインメモリVLSIの開発と応用

日本学術振興会科学研究費助成事業基盤研究(B) 2001年 - 2004年

羽生貴弘, 亀山充隆, 望月明, 木村啓明
多値技術に基づく高速データ転送とそのマルチメディアVLSIプロセッサへの応用

日本学術振興会科学研究費助成事業基盤研究(C) 2002年 - 2002年

羽生貴弘, 米田友洋, 川人祥二, 亀山充隆
低電力性・高信頼性を有する高性能電流モード多値VLSIシステムの実現

日本学術振興会科学研究費助成事業基盤研究(C) 2000年 - 2002年

羽生貴弘
配線ボトルネックフリー2線式多値ディジタルコンピューティングVLSIシステム

日本学術振興会科学研究費助成事業基盤研究(B) 2000年 - 2002年

亀山充隆, 羽生貴弘
1トランジスタセル多値連想メモリの試作とその応用

日本学術振興会科学研究費助成事業基盤研究(B) 1997年 - 2000年

羽生貴弘, 亀山充隆, 張山昌論
高速・低電力電流モード多値算術演算VLSI回路の試作

日本学術振興会科学研究費助成事業奨励研究(A) 1998年 - 1999年

羽生貴弘
超高並列多値演算集積回路チップファミリの試作とその応用に関する研究

日本学術振興会科学研究費助成事業基盤研究(B) 1997年 - 1999年

亀山充隆, 張山昌論, 羽生貴弘

もっとみる

産業財産権

特開2006-246394 完全二重非同期通信システム

羽生貴弘, 高橋知宏
特開2005-235307 磁気抵抗効果素子を用いたロジックインメモリ回路

羽生貴弘, 木村啓明
特開2004-264896 論理演算回路，論理演算装置および論理演算方法

亀山充隆, 羽生貴弘, 木村啓明, 藤森敬和, 中村孝, 高須秀視
W02003/065583 論理演算回路および論理演算方法

亀山充隆, 羽生貴弘, 木村啓明, 藤森敬和, 中村孝, 高須秀視
W02003/065582 論理演算回路および論理演算方法

亀山充隆, 羽生貴弘, 木村啓明, 藤森敬和, 中村孝, 高須秀視
5,930,161 Nonvolatile Content Addressable Memory
5,808,929 Nonvolatile Content Addressable Memory

社会貢献活動

スピントロニクス技術を用いた不揮発性集積回路の試作に成功－磁石と半導体を組み合わせて待機電力をゼロにする新しい集積回路－

その他

2008年8月21日

その他

高機能・超低消費電力スピンデバイス・ストレージ基盤技術の開発

2007年12月 - 2007年12月

スピンを操る技術をもとに，産学連携で研究開発を推進し，メモリ・ロジック回路，ストレージ等の高機能・超低消費電力コンピューティングのための基盤技術を開発する
多値2値融合・非同期データ転送に基づく高速・低電力LDPCデコーダLSIの開発

2007年7月 - 2007年7月

多値2値融合・非同期データ転送に基づく高速・低電力LDPCデコーダLSIの開発
TMRロジックに基づく動的再構成可能回路技術に関する研究

2004年4月 - 2004年4月

TMRロジックに基づく動的再構成可能回路技術に関する研究
不揮発性ロジックに基づく瞬時再構成可能VLSIの開発

2004年4月 - 2004年4月

不揮発性ロジックに基づく瞬時再構成可能VLSIの開発

羽生貴弘

基本情報

研究キーワード

研究分野

受賞

論文

MISC

書籍等出版物

講演・口頭発表等

所属学協会

共同研究・競争的資金等の研究課題

産業財産権

社会貢献活動

その他

メニュー

共著者の一覧